Altera最新28纳米Stratix V FPGA的特点和应用 - FPGA/CPLD - 电子工

2dmin

Altera公司近日发布了该公司的最新产品Stratix V FPGA。Altera公司产品和企业市场副总裁Vince Hu先生专程来京，介绍这款产品的开发背景、性能优势和目标应用。

<strong>对带宽的渴求</strong>

Hu先生介绍说，通信、广播、云计算和军事领域对带宽的需要越来越大。移动互联网对带宽的需求以每年50%以上的速度增长，骨干网上40G和100G的系统应用越来越多，而且很快会演进到400G。然而，设备的升级往往需要在现有条件下完成，也就是说，系统的尺寸和供电条件不能发生变化，这就需要系统具备更高的集成度。广播领域对1080P高清设备的需求和数字影院对4K2K高清晰度的需求也要求设备制造商在成本和功耗上下功夫。军事信息系统需要更多的高精度传感器，它们产生的数据必须快速传输到决策点。云计算需要大的带宽和低处理时延，以将数据尽快发送到服务器并将处理结果分发到用户端。从成本角度考虑，目前服务器的运行成本已经接近服务器的购买成本，而带宽和功耗是影响运行成本的重要因素。

<strong>Stratix V性能优势</strong>

今年年初，Altera曾公布了三项创新技术，旨在打破目前和未来系统的带宽瓶颈。这三项技术分别是：嵌入式HardCopy模块、部分重新配置和28Gbps收发技术。目前Altera发布的Stratix V引入了28Gbps收发器技术，可提供1.6T的串行交换能力。另外，存储器接口性能和数目也有所提升，数字信号处理模块也有所增强，单片处理能力可达1840GMACS或1000G的浮点运算能力。

Stratix V采用台积电的下一代28纳米高性能工艺制。Hu先生说，Altera与台积电的合作已有17年历史，并在40纳米节点上首先实现大规模量产。28纳米的Stratix V将采用HKMG最新工艺，可提升35%的性能、降低30%的功耗，同时获得更高的收发器性能。

Stratix V内核上也有许多创新之处。它引入了业界第一个精度可变的DSP模块，内核的逻辑模块的速度也有所增强。片上性能更高，同时有更多片上存储模块。业界最强的硬IP集成使成本和功耗更低。Hu先生说，Stratix V性能提升主要表现在三个方面。首先，I/O可提供更高的带宽；其次，内核功能更强；最后，功耗和成本更低。

从I/O方面来看，Stratix V最多可包含66个收发器，每个收发器可支持的数据速率可达12.5Gbps，直接驱动背板和光模块。存储器的接口的性能和数量也有所提高，单个DQ线达到1.6Gbps，可提供高达7组72位800MHz的DDR3接口。

内核方面，器件密度更高，逻辑单元最多可达1.1M，片上存储器达到53比特，比上一代提高了一倍。高性能、精度可变的DSP最多可以提供3680个18x18乘法器。另外，Stratix V集成了很多硬核IP。

功耗和成本方面，Stratix V采用的第三代可编程功耗技术、28纳米线宽更低的内核电压以及最底层定制的三极管这三个因素共同作用，使系统功耗大幅降低30%。对于收发器而言，当通道的功耗低至200mW。此外，HardCopy V ASIC可进一步降低功耗，节能可达50%。

<i>内核的改进</i>

新的ALM架构增加了两个寄存器，提升了逻辑效率和性能。最大密度的Stratix V 提供多达800K额外的寄存器，适合需要大量流水和丰富寄存器的设计。Altera对片上存储进行了重组，采用M20K，单块容量20K比特（上一代是M9K、M144K）。因此，Stratix V可以提供高达53M的片上RAM。

<i>DSP模块</i>

Stratix V的DSP不仅性能得到提升，精度也得到了提升。实际应用对精度的需求是变化的。比如在视频处理中的数据处理通道上，最开始的节点可能只需9x9比特，但末端可能需要18x18比特。无线和医疗应用可能需要更高精度的乘法器，军事应用中还需要一些复杂的浮点运算。Stratix V的乘法器本身可以支持9x9、18x18、27x27比特，同时支持更高的36x36、54x54精度模式。Altera是第一家支持可变精度DSP Block的厂商。Stratix V的其他特性包括硬化系数寄存器和硬化预加器，累加宽度可达64比特，适合浮点运算。

<i>HardCopy模块</i>

Stratix V集成了嵌入式的HardCopy模块，可实现定制的IP，极大提高了整个芯片的密度。HardCopy模块密度达到14M ASIC门数，等效于700K逻辑单元。在实现同样功能的时候，采用HardCopy模块可以降低65%的功耗，而性能提升两倍。Stratix V所提供的HardCopy模块与其他公司的硬IP不同；HardCopy定制IP的周期是3到6个月，远低于其他厂商的12到18个月。

Stratix V做到了硬IP的最高集成度，比其他厂商提供更多的硬IP支持。以I/O接口协议为例，Stratix V具备第一、第二和第三代PCIE硬IP、10G/40G/100G以太网协议、Interlaken IP和CPRI/OBSAI硬IP。

<strong>市场应用</strong>

Altera此次推出了4款Stratix V产品。这些型号产品包括：

• Stratix V GT FPGA，业界唯一面向100G以上系统，集成28-Gbps收发器的FPGA
• Stratix V GX FPGA，支持多种应用的600-Mbps至12.5-Gbps收发器
• Stratix V GS FPGA，600-Mbps至12.5-Gbps收发器，适用于高性能数字信号处理(DSP)应用
• Stratix V E FPGA，适用于ASIC原型开发和仿真以及高性能计算应用的高密度FPGA

Hu先生重点讲解了Stratix V在以太网线卡和OTN4 Muxponder应用中如何提升系统性能、减少元器件数量和降低系统功耗。

<i>以太网线卡</i>

目前，100G端口的系统正在被采用，设备供应商寻求进一步降低功耗和成本的途径。对于多个100G接口的应用，线卡的面积和光模块的价格成为障碍。如果采用只需4个28Gbps收发器的Stratix V，成本和体积可减少30%，收发器功耗可降低50%。Stratix V集成了众多的硬IP，如以太网和interlaken，可节省420K逻辑单元，功耗可降低65%。Stratix V可以实现300G单片解决方案，总功耗为25瓦。


<ignore_js_op>





2010-4-20 11:12:03 上传
<strong>下载附件</strong> (11.76 KB)




</ignore_js_op>


<i>OTN4 Muxponder</i>

包括中国制造商在内的很多制造商都涉足OTN4 Muxponder。在100G Muxponder应用中，用户可以有多个数据可变、多种协议的数据流。进入系统之后，多个数据流会汇聚成单一的OTN4数据流。在下图所示的应用中，最前端的处理如组帧、包处理可以通过专用芯片实现。后续的Muxponder传统上通过FPGA来实现，因为它需要支持动态协议配置、数据映射和可变数据流支持。除此之外还需要多个线路驱动器。

由于专用芯片不能直接驱动光模块，对于十个客户端的端口，传统上需要十个不同的端口时钟，还需要多个光模块驱动芯片。Stratix V FPGA则可以做到单片集成。前面的多客户接口可以被吸收到FPGA里，因为Stratix V具备部分重新配置功能，只需在任何端口工作的时候把它所需要支持的协议部分的逻辑激活，极大地提高了整个系统的逻辑效率。通过片上PLL，可以省去片外众多的压控振荡器。由于Stratix V收发器可以直接驱动各种光模块，所以也可以替代外部的线路驱动器专用芯片。相对于目前可用的FPGA而言，Stratix V支持的单芯片解决方案可以降低50%的成本和30%的功耗。


<ignore_js_op>





2010-4-20 11:12:02 上传
<strong>下载附件</strong> (11.67 KB)




</ignore_js_op>


作者：郭庆春

lozgwn

消灭零回复。