PCB设计前规则–Allegro注解篇

szy123

其实PCB设计规则是一个很大的一个命题，针对不同PCB设计的侧重点，有做不同方面的设计规则要求：PCB DFM设计规则，信号完整性设计规则，ESD防范设计规则，PCB设计EMI规则，安规设计规则… 林林总总。
有可能每个公司针对某个领域的单项产品都会有相应的设计规则规范，而在此篇文章，我们来掰一掰PCB之际之前必须知道的一些基本规则。

1. 单位 公制or英制


Allegro的单位转换还是比较坑的，由于公制单位与英制单位间的转换有很多是无法整除的，所以公英制单位间的转换会存在误差。而Allegro进行单位转换后，便会将转换后的数据应用到设计文件中，如果在公英制单位间来回转换，会造成反复的累计误差，引起DRC错误警告！即如果你用mil进行布局布线，切换到mm，然后再切回mil，DRC警告无法消除。

1 millimeter = 39.3700787 mil   我擦

所以布板的时候，要全程保持一致的单位，习惯用公制就保持用公制，觉得用英制顺手的就保持用英制单位，不要随意进行切换。

                               
登录/注册后可看大图

Allegro设置单位

2. 线宽与线距

                               
登录/注册后可看大图

PCB线宽与线距
为了获得更多的布线空间，对于信号线来说，我们总是希望采用更小的线宽与线距进行布线。但我们知道，PCB上的导线是在一整块覆铜板上蚀刻出来的，更小的线宽和线距，会增加控制腐蚀精度的难度，降低了成品率，从而大大提高了生产成本。

                               
登录/注册后可看大图

不同的PCB厂家的工艺能力是不同的，线宽线距超过了板厂的常规能力之后就会显著增加PCB生产成本，我们应该根据PCB项目的情况，根据PCB板厂的工艺能力进行合理的折中处理。

                               
登录/注册后可看大图

PCB线宽与线距 工艺能力

线宽约束在 Allegro 的 Physical Constraint Set 物理约束规则里设置。
菜单“Setup->allegro constraint manager-&gthysical…”, 或者单击工具栏里的快捷按钮,然后切换到“Physical”选项卡。

                               
登录/注册后可看大图

启动Allegro规则管理器快捷按钮

                               
登录/注册后可看大图

Allegro规则管理器-物理规则

DEFAULT 默认的线宽约束，首先需要对DEFAULT规则进行设置，DEFAULT规则被赋予没有特殊要求的网络，及一般通用规则。根据你合作板厂的工艺，一般来说，现在（2015年）的经济适用型屌丝板厂6mil线宽/6mil线距是没有问题的。对于低速低密度的PCB，如两层的单片机IO控制板，大把走线空间，可以设置为8mil/8mil或者更高。
这里额外建立了4个特殊规则，POWER, DIFF100, DIFF90, BGA-0.8MM。
POWER对应过流有要求的线宽，我们知道，电源走线是需要适当加粗的，所以需要根据过电流情况，设置最小线宽。电流与线宽的关系，可以参考这篇文章介绍的神器 http://www.mr-wu.cn/saturn-pcb-toolkit-install/，计算出线宽要求。

DIFF100, DIFF90 定义需要满足对应阻抗控制要求的差分对物理规则
BGA-0.8MM 为BGA区域规则，根据BGA球距，出线需要设置小一些的线宽才能方便出线，我们可以针对BGA区域设置一个特殊规则，采用小一点的线宽线距，而线从BGA区域引出后，再采用常规的线宽线距。

                               
登录/注册后可看大图

BGA区域规则

BGA区域规则演示视频

[videojs mp4=”http://mr-wu-video.qiniudn.com/PCB设计前规则-区域线宽.mp4″]

Neck模式
对应狭小区域的线宽要求，比如BGA下边。此时既有BGA区域规则，又设置了Neck规则，切到Neck模式，优先应用Neck模式规则。
Allegro Neck模式演示视频

[videojs mp4=”http://mr-wu-video.qiniudn.com/PCB设计前规则-Neck模式.mp4″]
线距
线间距约束规则包括不同网络之间的间距及相同网络之间的间距。安全间距不仅关系到制板工艺、生产加工要求（孔与孔之间的最小间距，走线之间的最小间距，元器件pin与pin之间的最小间距），还涉及到信号完整性，串扰，差分线阻抗控制等约束。

3. 过孔



看欧冠要紧，早点睡，明个接着写…待续…O(∩_∩)O~ (2015-05-05)

原创文章，转载请注明： 转载自 吴川斌的博客 https://www.mr-wu.cn

本文链接地址: PCB设计前规则–Allegro注解篇 https://www.mr-wu.cn/basic-desig ... ng-cadence-allegro/

似水流年

idle

感谢分享，design in的备忘

bidezhi7777