马上注册，结交更多好友，享用更多功能，让你轻松玩转社区
您需要 登录 才可以下载或查看，没有账号？立即注册
×
everspin| 在此生产基于180nm，130nm和90nm工艺技术节点的MRAM产品。产品包装和测试业务遍及中国，台湾和其他亚洲国家。在平面内和垂直磁隧道结（MTJ）STT-MRAM位单元的开发方面处于市场领先地位。 |
| EVERSPIN的SPI产品系列中增加了具有2mm底部裸露焊盘的新型DFN8封装。这种新封装允许该器件既可用于JEDEC标准SOIC-8引脚又可用于DFN8 PCB焊盘图案。图1显示了典型的SOIC-8 PCB焊盘图案。 |
| 一些Everspin客户对Everspin“ DC” DFN封装的裸露底部焊盘（4.1mm焊盘）与SOIC-8封装的PCB焊盘之间的边际间隙表示担忧。 Everspin的新型2mm裸露焊盘DFN-8封装缓解了这种担忧。 |
图1代表了JEDEC标准SOIC-8封装的近似尺寸和建议的PCB焊盘图案（注意：以下尺寸为近似值，可能因供应商而异）
MR25HxxxDC| （4.1mm裸露的底部焊盘）和MR25HxxxDF（2.0mm裸露的底部焊盘）的封装尺寸。由于MR25HxxxDC的4.1mm裸露底垫与SOIC-8 PCB焊盘图案之间存在边际间隙，因此具有2.0mm裸露底垫（MR25HxxxDF）的新封装已获Everspin批准生产，并且与JEDEC兼容标准SOIC-8和DFN-8焊盘图案。较小的底垫在底垫和SOIC-8的PCB焊盘图案之间提供足够的间隙。 |
图2-Everspin MR25HxxxDC封装的封装尺寸
图3-Everspin的MR25HxxxDF封装的封装尺寸 | 
再发某公司的PADS格式 PCB封装库全套共享
Allegro超强最全模仿PADS快捷键实现Z切换层
NVIDIA 6层显卡PCB文件 142-14736-1000-A01
TI TDA4VM88TGBALFR+LPDDR4_X32 BeagleBone
STM32F407VE-GD32F407VET6 做的一个控制板P
SHT3x /SHT2x RS485
J-Link V9 AD USB Type-C
allegro羊皮卷
适合有逆天初级基础的ALLEGRO 联系的项目 Z
射频分析仪的技术原理和应用场景
低功耗单通道触摸/低电流1键触控/触摸触控I
VKD233HQ SOT23-6低电流单通道触摸/低电流1
PC1089K 32*32板原理图
再发某公司的PADS格式封装大全 PCB封装库全
发表于 2020-4-14 14:37:54
