cadence Allegro 中XNET的等长走线设置方法教程

ntpcb_bbs · 发表于 2021-4-30 12:40:39

在PCB设计布线前期，需要对BUS线进行等长约束规则设计，或者在PCB仿真时都需要进行XNET的设置。为什么要进行XNET的设置，是因为：在PCB设计中，很多信号线不都是从始端终端的，中间要经过很多的电阻、电容这样的阻容类元件，我们需要设置XNET来使得阻容元件两边的不同名的NET合并为一个XNET,这样以便于对于NET等长的设置。

cadence16.5中，XNET的设置如下：

首先，添加器件的模型。打开PCB工程xxxx.BRD文件，在菜单栏中点击analyze->model browser,打开model browser对话框：

cadence16.5中XNET的设置方法
然后点击最下面的set search path，弹出添加模型库的对话框，在对话框中点击add driectory，添加模型库的路径，添加好后点击OK，墨西拿国库添加完成：

然后再在菜单中选择analyze->model assigment,弹出SI design audit对话框，点击OK，此时会有警告，不用理会，OK即可：

然后会弹出signal model assigment对话框：

点击auto setup则会自动添加默认模型库中的模型，如下图：

上图中第1不中为已经添加好的模型，第2不中的器件还没有自动添加上，需要我们手工添加。点击需要手工添加模型的器件，点击find model，弹出SI model browser对话框，然后删除model name pattern中的内容，在下面找出相应器件的模型并选中，然后点击assing，回到signal model assigment窗口中点击OK，这样就添加好了该器件的模型。

按照同样的方法添加其他器件的模型。

对于PCB中使用的排阻的模型，则需要手工建立。在signal model assigment中找到排阻器件并选中，然后点击create model，弹出create device model对话框，点击OK：

在弹出的对话框中进行相应上点设置，circuit type中选择resistor（选择电阻，此项根据实际选择），value中填入实际的值，single pins中填入实际的对应关系，如我的四线排阻连线为1-8，2-7，3-6，4-5，则设置为1 8 2 7 3 6 4 5，设置好后点击OK：

这样，XNET就设置好了，我们可以在constraint manager中进行查看：