一、制作元器件封装
1、制作焊盘——Pad Designer
[align=justify][li]
表贴焊盘:BEGIN LAYER——顶层(焊盘)[/li] SOLDERMASK_TOP——顶层阻焊层(绿油)
PASTEMASK_TOP——顶层助焊层(钢网)
注意:需勾选Singlelayer mode(表贴模式)
[align=justify][li]
通孔焊盘:BEGIN LAYER——顶层(焊盘)[/li] DEFAULT INERNAL——内层
END LAYER——底层
SOLDERMASK_TOP——顶层阻焊层(绿油)
PASTEMASK_TOP——顶层助焊层(钢网)
注意:焊盘和钢网的尺寸保持一致,阻焊层在焊盘的基础上+0.1mm
2、制作PCB封装——PCB Eiditor
[align=justify][li]
进入PCB封装制作界面:File——New——Packagesymbol(手动制作)[/li] File——New——Package symbol(wizard)(封装向导制作)
[align=justify][li]
库路径设置:Setup——User preferences——Paths——Library[/li] 勾选 devpath(第三方网表)/padpath(焊盘库)/psmpath(PCB封装文件、焊盘中使用的flash/shape文件)并将相应的库路径导入
[align=justify][li]
封装设计:a. 放置焊盘:Layout——Pins[/li] b. 绘制丝印(包括丝印框和引脚标识):Add——Line (Circle)
c. 添加位号:Layout——Labels——RefDes
b. 绘制Place Bound:Shape——Rectangular
注意:若使用封装向导,一定要进行Load
3、制作逻辑封装——ORCAD
[align=justify][li]
进入逻辑封装制作界面:File——New——Library——右键点击OLB文件——New Part[/li] 注意:a. PCB Footprint一栏中的封装名称必须和此元器件的PCB封装名称一致,不区分大小写
b. Parts per Pkg是针对多个逻辑元器件的,在此项中填入的数字代表此器件包含的逻辑数目
c. Package Type是针对多个逻辑元器件的,Homogeneous代表多个逻辑元器件的形状完全一样,Heterogenous代表多个逻辑元器件的形状不是完全一样,一般选择Heterogenous
d. Part Numbering是针对多个逻辑元器件的,Alphabetic代表命名方式为U?A,Numeric代表命名方式为U?1
[align=justify][li]
绘制逻辑封装形状:Place——Rectangle[/li][li]
放置引脚:Place——Pin[/li] 注意:除需要设置Name和Number外,还需要设置Type,一般选择input/output/bidirectional/ power/passive,多个GND引脚可以将它们的类型设置为Power,或者命名为GND1/GND2并将类型设置为Passive
注意:若需要绘制多逻辑封装器件,在完成上述步骤后,选择View——Next Part进入B逻辑部分
二、绘制原理图
[align=justify][li]
进入ORCAD原理图绘制界面:File——New——Project——填写项目名称——选择Schematic[/li][li]
添加元器件库:Place——Part[/li][li]
原理图设计
注意:a. 电源网络必须统一用电源符号,因为电源网络和一般网络即使名称一样在PCB中也不会连接[/li] b. 原理图绘制保存时,若在某一页上点击保存按钮则只保存这一页,若要全部保存需选中DSN文件再点击保存按钮
c. 原理图绘制完成后需添加页面连接符:选中dsn文件——Tools——Annotate——选中Add Intersheet References——确定——设置页面编号位置(再进行此工作之前必须保证Title Block中每一页的页码编号填写正确)
[align=justify][li]
原理图DRC检查:选中DSN文件——Tools——Design Rules Check——一般在默认的基础上选择Checkoff-page connector connect——确定[/li][li]
生成网络表:选中DSN文件——Tools ——CreateNetlist——PCB Editor——确定——是(Y)[/li] 网络表生成后默认在dsn文件所在文件夹内生成allegro文件夹并在其中有pstxnet/ pstxprt/pstchip三个文件
注意:网络表是原理图和PCB之间的桥梁,PCB导入此网络表之后才能真正进入设计,一般生成网络表过程中常见的错误有(1)PCB Footprint填写错误或没有填写;(2)原理图中引脚名重复;(3)原理图页码重复;
三、PCB_Layout
[align=justify][li]
进入Allegro PCB Design GXL界面:File——New——Board[/li][li]
制作PCB板框:一般之间导入结构给出的DXF文件File——Import——DXF——Edit/View layers——勾选Select all——选择subclass或设置New subclass——Map(将DXF layer映射到Subclass中)——OK——Import——Close[/li] 注意:a. DXF units中的单位需和DXF源文件设计单位一致
b. 若在已有的板框中导入新的DXF文件,需勾选Incremental addition,否则之前 PCB板中的对象会消失
c. 一般设置Route keepin distance 为0.5mm,Package keepin distance为5mm
[align=justify][li]
设置PCB叠层:Setup——Cross-section[/li] 注意:走线层选择CONDUCTOR,平面层选择PLANE,介质层选择DIELECTRIC,内层选择CONDUCTOR或者PLANE均可,对设计没有影响。两层之间都要有一个介质层。
[align=justify][li]
导入网络表:File——Import——Logic——Import Candence[/li] 注意:导入网表前必须设置好封装库路径(如上述)
[align=justify][li]
设置约束管理器:Setup——Constraints[/li] Electrical:电气规则设置,等长、差分、走线长度等;
Physical:物理规则设置,走线线宽、差分对对内线距等;
Spacing:间距规则设置,不同或相同对象之间的间距;
SameNet Spacing:相同网络间距规则设置;
Properties:属性设置
DRC:设计规则检查
[align=justify][li]
放置元器件:Place——Quickplace——Place[/li] 注意:Unplaced symbol count显示为0时则表示元器件已全部放置完成
[align=justify]注意:元器件布局时建议使用交互布局,打开原理图:Options——Preferences——Miscellaneous——勾选Enale IntertoolCommunication——确定
[align=justify][li]
PCB走线[/li][li]
PCB铺铜:Shape——Polygon(绘制多边形铜皮)/Rectangle(绘制矩形铜皮)/Circular(绘制圆形铜皮)/Select shape or Void/Cavity(选择形状为铜皮被挖空区域)/ManualVoid/Cavity(收购挖空铜皮)/Edit Boundary:编辑铜皮形状/Delete Islands:删除死铜[/li] 注意:铜皮分为动态覆铜和静态覆铜,动态覆铜会自动避让走线、过孔、焊盘,静态覆铜则不会。
[align=justify][li]
PCB_LayoutDRC检查:Tools——Quick Reports-Design Rules ChecksReport[/li][li]
生成钻孔表:Manufacture——NC——DrillLegend——OK[/li] 注意:钻孔表位于Manufacture/Nclegend-1-8
四、光绘文件输出
[align=justify][li]
光绘文件设置:Manufacture——Artwork[/li] 注意:Shape——Global Dynamic Shape Parameters中Artworkformat需选择Gerber RS274X [align=justify][li]
光绘文件输出:上述界面——Select all——Create Artwork
[/li] [align=justify][li]
生成钻孔文件:Manufacture——NC——Ncparameters(设置Format精度2-5,勾选Enhanced Excellon format)[/li] Manufacture——NC——NC Drill——Drill(这里生成的钻孔文件为规则的圆形钻孔文件)
Manufacture——NC——NC Route——Route(这里生成的钻孔文件为不规则的钻孔文件)
[align=justify][li]
将资料输出给打板厂和贴片厂[/li][li]
打板资料:上述光绘文件和钻孔文件[/li][li]
贴片资料:完成拼板后的光绘文件和BOM[/li] |