IEEE SiPhotonics2025 | 集成式CMOS光接收器用于高速数据传输

引言

随着数据传输需求在网络设备、机架、电路板甚至芯片到芯片互连中呈指数级增长，光通信技术已成为克服带宽限制的关键解决方案。对于500米以下的短距离应用，基于VCSEL的光链路因其成本效益和可靠性而保持竞争力[1]。

1光互连基础

光互连通过实现比传统铜连接更高的数据速率，改变了数据传输方式。在500米以下的短距离应用中，工作在850nm波长的垂直腔表面发射激光器(VCSEL)技术已成为标准方法。这些系统需要专门的接收器架构将微弱的光信号转换回稳健的电信号。

本文介绍了一种支持25-Gbaud速率的NRZ（非归零）和PAM4（4级脉冲幅度调制）信号的全集成CMOS光接收器阵列。该接收器采用90纳米CMOS硅绝缘体(SOI)工艺制造，集成了几个关键组件：基于反相器的单端跨阻放大器、限幅放大器和片上光电探测器。这种集成方法在1伏单电源下每通道仅消耗10毫安，并通过巧妙设计的跨导和跨阻组合级联放大器实现16.5GHz的3-dB带宽。

图1. (a) 短距离应用的典型VCSEL链路架构 (b) 所提出的集成光接收器的方框图，显示信号流和组件组织。

短距离应用的一般VCSEL链路设计，如图1(a)所示，通常始于信号源，如网络设备、光引擎或光收发器，生成速率高达每通道25 Gbaud的4通道NRZ或PAM-4信号。VCSEL（工作在850纳米短波长）特别适合这些应用，因为传输距离通常不超过500米，且优先考虑创建低成本、高可靠性系统。

在980纳米以下的短波长范围内，常用两种类型的光电探测器：GaAs和硅基锗。虽然GaAs PIN光电探测器传统上用于短波长光系统，但它们在光电转换效率和带宽之间存在严重的权衡。光接收器组件（包括TIA和LA）将来自光电探测器的微小光电流转换为可驱动电连接器的电压信号。

2接收器架构和设计方法

图1(b)显示了全集成光接收器前端的详细方框图。它包括几个关键功能模块：片上光电探测器(PD)、单端跨阻放大器(TIA)、单端后级放大器、单端到差分(S2D)缓冲器、3级差分限幅放大器(LA)和输出缓冲器。为减轻通常影响单端放大器的电源噪声问题，该设计采用了低压差(LDO)电压调节器。

TIA设计尤为重要，因为其跨阻增益必须足够大以最小化从级联放大器传来的输入参考噪声。该设计使用基于反相器的并联反馈拓扑，如图2(a)所示。这种方法的一个关键优势是PMOS和NMOS对共享漏极电流，使放大器能够以相同的功耗实现两倍于传统共源差分对的增益。此外，反相器TIA的总跨导几乎是差分对的两倍。

图2. (a) 单端TIA和后级放大器的电路图，展示电路设计 (b) 带低通滤波器的单端到差分缓冲器、3级限幅放大器和输出缓冲器的电路图。

TIA的输入节点包含两个晶体管，使输入电容(Cin)相对于共源放大器较大。然而，并联反馈拓扑通过反相器的开环电压增益使输入电阻变小，从而进行补偿。这种设计方法使TIA能够实现2 kΩ的增益和18.8 GHz的带宽，同时仅消耗2.45 mA的直流电流。TIA之后是具有9.5 dB电压增益的基于反相器的后级放大器。该后级放大器结合了跨导(Gm)和跨阻(RG)级，以增强带宽而无需电感器，如图2(a)所示。

通过使用跨导和跨阻组合，后级放大器实现了令人印象深刻的22.8 GHz 3-dB带宽。图2(b)显示了带有单端到差分缓冲器和低通滤波器的3级限幅放大器。每个共源级展示24.7-GHz带宽和4.6-dB电压增益，以确保足够的输出摆幅。由于这些高电压增益可能在信号路径中造成严重的直流偏移误差，具有吉尔伯特单元拓扑的单端到差分缓冲器和低通滤波器将单端信号转换为差分信号，低截止频率为100-MHz。

3片上光电探测器集成

CMOS光电探测器是该集成设计的关键组件。它使用高掺杂P+和N阱结构。浅沟槽隔离(STI)围绕垂直PN结，提供来自反向偏置电压的大且均匀的电场。光电流从P+接触收集并送入TIA进行放大。

光学窗口的大小在转换效率（探测器将入射光功率转换为光电流的有效程度）和带宽之间创造了重要的设计权衡。对于此设计，片上光电探测器使用8 μm×8 μm的光学窗口，以达到最佳光电探测带宽。

4实验结果和性能

图3显示了制造的光接收器IC的显微照片和用于实验验证的测量设置。接收器IC使用片上探针技术结合透镜光纤对准进行评估，以测量瞬态响应和眼图。对于瞬态响应测量，使用脉冲模式发生器生成2^31-1伪随机比特序列。光测试信号是使用850纳米连续波激光二极管和外部电光(EO)调制器创建的，作为参考发射器。该光信号通过透镜多模光纤传送到片上光电探测器。使用光衰减器和在线光功率计分析各种目标数据速率下的位错误率。

图3. 传输实验的测量设置和眼图，显示集成接收器在各种信号类型和光功率水平下的性能。

性能评估包括在图3底部显示的眼图测量。这些测量证明了在-5.6dBm入射光功率下25.78-Gbps NRZ和在-4.5dBm入射光功率下26.56-Gbaud PAM4的成功操作。差分输出摆幅保持在450 mVp-p。总体而言，这种25-Gbaud 4通道光接收器IC阵列得益于基于反相器的拓扑，实现了令人印象深刻的2.0 pJ/b能效。这使其非常适合连接到距离长达500米的OM4多模光纤的高速主动光缆。

5结论

本文介绍的全集成CMOS光接收器阵列对短距离光互连应用是一项重要进展。通过在单个90纳米CMOS SOI芯片上集成光电探测器、跨阻放大器和限幅放大器，该设计在保持低功耗的同时实现了优异的性能特征。

基于反相器的放大器拓扑，结合巧妙的级联跨导和跨阻级，使设计能够在消耗最少功率的同时实现必要的带宽。片上硅光电探测器的集成进一步提高了该解决方案对500米以下短距离应用的成本效益。

在25-Gbaud速率下对NRZ和PAM4信号成功示范，并具有良好的光灵敏度（10^-12 BER时为-4.5dBm），使该技术成为数据中心、高性能计算和其他需要高密度、高能效光链路应用的有用解决方案。

参考文献

[1] K. Park and W.-S. Oh, "A 25-Gbaud 4-Lane Fully-Integrated CMOS Optical Receiver IC Array," in IEEE SiPhotonics2025.

END