先进基板材料与制造工艺

先进基板技术概述

先进基板是现代半导体封装的核心，支撑着Chiplet、光电子技术与存储器的集成，以构建紧凑且高性能的系统。随着摩尔定律放缓，行业焦点从晶体管微缩转向基板材料与制造工艺的创新。本文深入探讨有机、硅基与玻璃基板等关键技术，解析其如何应对互连密度、热管理与信号完整性的挑战。

新型基板材料及其特性

有机积层基板，有机基板（如味之素积层膜ABF）因成本低、柔韧性高，主导消费电子市场。此类基板通过在核心材料（如FR-4）上交替堆叠介电层与铜层，并以微孔互联实现高密度布线。IBM的表面层压电路（SLC）技术率先实现10/10 µm的线宽/线距。

图1: IBM的SLC积层基板，剖面图展示有机核心上的微孔、焊球与积层结构。

硅中介层，含硅通孔（TSV）的硅中介层为2.5D集成提供高密度垂直互连。台积电的CoWoS技术采用被动硅中介层与四层再分布层（RDL），以40 µm间距连接逻辑芯片与HBM，实现超万点微凸点互连。

图2: TSV中介层架构，(a) 含微凸点的TSV中介层；(b) 含嵌入式硅桥的有机中介层，适用于成本敏感场景。

玻璃核心基板，英特尔的玻璃核心基板具有超低翘曲（<1 µm）与高热稳定性（CTE=4.8 ppm/°C），支持超大型封装（>2500 mm²）。玻璃的互连密度为有机基板的10倍，且兼容光波导集成。

图3: 英特尔玻璃基板优势，核心特性包括尺寸稳定性、机械强度与光互连兼容性。

关键制造工艺与技术

积层工艺，积层基板通过逐层压合介电与铜层制造，关键步骤包括激光钻孔、电镀铜与光刻。新光电子的i-THOP技术在有机基板上直接制造2 µm线宽/线距的薄膜层，满足高密度需求。

图4: 新光i-THOP工艺，在有机积层基板上制造2 µm线宽/线距的薄膜层。

扇出型RDL技术，扇出型晶圆级封装（FOWLP）将Chiplet嵌入环氧模塑化合物（EMC），通过RDL布线。台积电的InFO技术省去焊球与底部填充，使苹果A10处理器封装厚度降至825 µm。

图5: 扇出型晶圆级封装，重构晶圆上的RDL连接多个Chiplet，省去传统基板。

混合键合工艺，混合键合以铜-铜直接键合替代焊球，实现亚微米级互连间距。欣兴电子的工艺通过抛光铜垫至原子级平整度（<0.5 nm粗糙度），并在高压高温下键合，达成<5 µm间距。

图6: 混合键合工艺，无凸点铜-铜键合实现高密度3D集成。

质量控制与测试方法

翘曲测量，基板翘曲通过云纹投影或激光扫描测量。台积电的CoWoS-R要求大型中介层（66x68 mm）翘曲<50 µm。玻璃基板将翘曲降至<10 µm，确保光刻对准精度。

图7: 模塑中介层翘曲分析，91mm中介层在热循环中的翘曲分布。

热循环可靠性测试，热循环测试（-55°C至125°C）评估焊点可靠性。有机基板（CTE=24 ppm/°C）在C4凸点的热应变高于玻璃基板（4.8 ppm/°C），如英特尔的对比分析所示。

图8: C4焊点热应变对比，玻璃与有机基板在温度循环下的热应变差异。

电性能测试，高频探针台验证射频与光电子基板的信号完整性。博通的3.5D XDSiP使用时域反射计（TDR）确保10 TB/s互连的阻抗匹配。

基板制造新兴趋势

玻璃核心基板，英特尔的玻璃基板瞄准数据中心与AI应用，支持3320 mm²级封装。挑战包括高初期成本以及与PCB的CTE失配，需开发免底部填充工艺。

图9: 英特尔玻璃基板路线，从有机向玻璃基板过渡，支持超大型封装。

3D混合键合，台积电的SoIC与英特尔的Foveros利用混合键合实现芯片面对面堆叠。SK海力士的HBM4通过该技术将HBM直接堆叠于SoC，降低延迟与功耗。

图10: 3D混合键合集成，HBM4通过混合键合堆叠于SoC，优化性能。

光电共封装（CPO）， CPO将光电子集成芯片（PIC）与电子芯片（EIC）集成于同一基板。思科的设计在玻璃中介层中嵌入激光器与硅基光电子，实现1.6 Tb/s光互连。

图11: PIC与EIC的3D异构集成，光电共封装的多配置方案，含TSV中介层与混合键合。

面板级工艺，面板级扇出（PLP）通过大尺寸面板（如600x600 mm）提升制造效率。欣兴电子的混合基板结合ABF与PID介质，实现5 µm线宽/线距的RDL。

图12: ABF与PID混合基板，ABF积层与PID RDL的剖面结构，支持高密度布线。

总结

先进基板材料与制造工艺是下一代半导体集成的关键。有机积层基板凭借成本优势主导消费电子，硅中介层与玻璃基板满足高性能计算需求。混合键合与扇出RDL推动3D集成迈向更高密度，但热管理、翘曲控制与标准化仍是挑战。玻璃基板与光电共封装等新兴趋势，凸显材料科学、工艺工程与系统设计跨领域协作的必要性。