IEEE SiPhotonics2025 | 氮化硅平台异质集成VCSEL的光栅耦合器设计

引言

随着人工智能、数据分析和高性能计算领域的发展，计算基础设施的需求不断增长。在过去十年中，图形处理单元(GPU)在推动这些领域进步中发挥了关键作用。然而，传统的GPU互连主要依赖损耗较大的印刷电路板，这限制了互连长度和带宽密度。为了克服这些限制，光学输入/输出(OIO)和晶圆上光子网络(NoW)成为了有效的解决方案[1]。

近红外垂直腔面发射激光器(VCSELs)因其低阈值和高效率特性，是OIO应用的理想选择。这些激光器广泛应用于短距离数据通信，且不需要外部光源，使其非常适合紧凑型光互连。在各种集成技术中，微转印(μTP)提供了一种优雅的方法，能够集成薄膜、小占位面积的器件，显著提高集成密度。

图1：用于多Chiplet GPU的晶圆上光子网络：(a)横截面和(b)OIO功能示意图。VCSEL的集成实现了GPU组件之间的高带宽、低功耗光互连。

VCSEL集成的一个重要挑战是耦合效率。当VCSEL垂直发射的光与传统对称光栅耦合器(GC)耦合时，由于对称性，光会均等地耦合到两个方向。这种双向耦合仅使用氮化硅(SiN)的两步刻蚀难以显著改善，因为SiN与二氧化硅之间的折射率对比度较低。为解决此限制，研究人员为异质集成VCSEL开发了一种新型双层光栅耦合器设计。

1

VCSEL微转印集成过程

VCSEL的微转印过程包含几个关键步骤。首先，刻蚀台面，形成氧化物孔径，然后沉积接触金属。经过封装和释放层刻蚀后，可以使用聚二甲基硅氧烷(PDMS)印章拾取VCSEL耦合子。随后，这些耦合子通过商用转印工具高精度地转移到目标位置。

图2：微转印过程流程：(a)外延处理，(b)释放层刻蚀，(c)耦合子拾取，(d)耦合子转移到目标，(e)后处理。该技术使VCSEL阵列精确放置到光子中间层上成为可行。

苯并环丁烯(BCB)作为耦合子与目标基板之间的粘结层。额外的BCB用于使器件平面化，并打开通孔以建立与触点的电气连接。VCSEL设计为从底部界面发射光，模拟中使用的光源波长为1 μm，光束直径为5 μm。在模拟模型中，假设BCB层厚度为50 nm，并在光栅下方使用了厚度优化的防反射涂层。

2

双层光栅耦合器设计与优化

双层光栅耦合器设计在SiN光栅上方加入了额外的非晶硅(a-Si)光栅。这种创新方法使垂直发射的光能够单向耦合到SiN波导中，耦合效率显著提高到-1.2 dB(76.2%)。

图3：(a)通过双层光栅耦合器从VCSEL到SiN波导的光耦合机制；(b)优化光栅耦合器结构的场分布。双层设计实现了光的单向耦合。

在模拟中，调整了几个关键参数。虽然SiN厚度根据晶圆厂要求固定为330 nm，但其他参数可以调整：

• 光栅的填充因子，决定SiN的齿宽(D)和a-Si的齿宽(d)
• a-Si层的厚度(h)，范围在20 nm到500 nm之间
• a-Si和SiN光栅的相对偏移，包括水平(x)和垂直(y)方向
• 光栅周期(p)，初始扫描后确定在550 nm到700 nm之间
  

为确保可制造性，在粒子群优化过程的边界内纳入了最小特征尺寸限制。

优化结果得出以下结构参数：

这些优化参数使双层光栅耦合器相比传统设计实现了显著的性能提升。

3

性能与稳健性分析

优化结果显示双层光栅设计带来了显著的性能提升。对于单层SiN光栅耦合器，VCSEL发出的光只有约35.0%耦合进波导。相比之下，双层光栅设计将大部分光定向到单侧，实现了TE偏振76.2%的耦合效率，而仅有0.04%的光耦合到相反方向。

图4：微转印错位对耦合效率的影响。双层设计即使在存在错位的情况下仍保持高耦合效率，相比传统设计表现更为优越。

值得注意的是，该设计对微转印过程中可能出现的错位具有优秀的稳健性。即使存在1 μm的错位，耦合效率仍保持在62.3%以上，确保在实际制造环境中的可靠性能。额外的参数扫描显示，防反射层厚度的变化导致的耦合效率变化小于1%，进一步证实了设计的稳定性。

4

结论

通过粒子群优化，研究人员为氮化硅平台上异质集成的1微米波长单模VCSEL设计了高效率光栅耦合器。在氮化硅上增加非晶硅层显著提高了耦合效率，在单一方向上达到76.2%，并且对微转印错位具有优秀的容忍度。

这种创新方法为光互连技术带来多项益处。降低了功耗，使OIO无需外部光源即可扩展。此外，简化了硅基光子中间层或晶圆上光子网络的连接和调制过程，提高了系统整体效率。

随着计算需求持续增长，特别是在人工智能和高性能计算应用领域，这类光子集成解决方案将在克服传统电气互连的带宽和功耗限制方面发挥重要作用。所展示的双层光栅耦合器设计代表了实现下一代计算基础设施高性能、节能光通信的重要进步。