ddr2布线规则

显示全部楼层 · 2015-3-30 16:49:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

（1）PCB的布线应尽可能的短，线避免锐角、直角，采用45度走线，相邻层信号线为正交方向，输入、输出信号量尽量避免相邻平行走线；
（2）PCB导线的

登录/注册后可看大图

宽度应满足电气性能要求而又便于生产，最小宽度主要由导线与绝缘基板间的强度和过电流能力决定；
（3）PCB板的间距必须满足电气安全要求，最小间距要能适合承受的电压，大面积铺铜要加大间距；
（4）对于时钟线、高速信号线、差分对等线要根据其特性阻抗要求考虑线宽、线矩，做到阻抗匹配；
（5）地址和控制线Address & Command,要求:
T形布线、和时钟线M1CKP,M1CKN要保持在正20mil以内，其他要求参见表二;
（6）数据布线，要求：（1）DQS差分布线，相差不能超10mil、以字节为单位。DQS为参考，DQ、DQM误差不能超20mil、避免DQ平行布线，其他参考表二;
（7）VREF线宽要20mil
以上，和其他线保持25mil以上的间距。尽量保持地址、控制跟时钟信号线保持等长。