CADENCE PCB设计技术方案

shanghai6668

设计分割

设计团队越来越分散于世界各地，这就让缩短设计周期时间的相关问题变得更加复杂，手动操作解决多用户问题非常耗时， 缓慢而且易于出错，PCB设计分割技术， Allegro PCB设计层有提供，提供了多用户， 同步的设计方法，实现了更快地上市，并减少了布局时间，使用该技术，同时作业于一个布局图的多个设计师可以共同调用单个数据库，不管小组相隔多远，设计分割技术让设计师能够将设计分割为多个部分或者区域，由多个设计组成员进行规划和编辑， 这样，所有设计师都可以查看所有被分割的部分，并更新设计视窗，监控其他用户部分的状态和进度，这可以大大缩短整个设计周期，并加速设计流程。

交互式走线编辑

PCB编辑器的交互式布线功能提供了强大的，交互的功能，可以使受控自动操作，以维持用户操作，同时将布线效率最大化，实时的，图形的，任意角度的推挤布线让用户可以选择，推挤优先，，环绕优先，或，仅环绕，模式，推挤优先模式让用户可以建造最合适的互联路径，而实时的，图形布线器会自动地解决动态推挤障碍，布线会自动跳跃障碍，如引脚或导孔，在需要建造数据总线时，贴线优先模式是完美的解决方案，在环绕优先模式中，布线器图形会跟随其它互联为优先，只有在没有选择的时候才会推开或跳过障碍，仅环绕型执行起来就像环绕优先模式，但没有对其它蚀刻目标的推挤意图，实时嵌入式图形布线引擎可以通过推挤障碍，或者跟随铜皮的障碍，同时动态地跳跃过孔或元件引脚以优化布线，在编辑时，设计师可以使用一种能够显示具有高速约束的互联下的时序间隙的实时图形化窗口，互联布线还提供了在多个线路上执行群组布线的能力，以及用高速长度或延迟约束进行线路的交互式调整的能力，见图3。





动态铺铜

动态铺铜技术提供了实时灌注/修复功能， Shape参数可以被适用于三个不同的方面， 参数可以被添加到全局shape， 同类shape， 以及单个shape中，走线，导孔和元件添加到动态铜皮中，将会按照其形状自动连接或避让，当物体被移去时，形状会自动填充回去，在编辑完成后，动态铺铜不需要批量自动避让，也不需要其它的后期加工步骤， RF设计RF设计要求包括要比以往更快，更精确地解决高性能/高频率电路，RF/复合信号技术为PCB RF设计提供了一种完整的，从前端到后端，从原理图到布局到制造的解决方案，RF技术包含了高级的RF性能，包括参数化创建和编辑RF器件的智能布局功能， 以及一种灵活的图形编辑器，一种双向的IFF界面提供了RF电路数据的快速而有效地传输，并进行仿真和确认，这种双向流程消除了电路仿真和布局之间手动和易于出错的迭代，Allegro PCB Design XL和GXL级提供了此功能，见图4。



PCB制造

可以进行全套底片加工，裸板装配和测试输出，包括各种格式的Gerber 274x，NC drill和裸板测试，更重要的是，CADENCE通过其Valor ODB++界面，还包含Valor Universal Viewer，支持业界倡导的Gerber-less制造， ODB++数据格式可创建精确而可靠的制造数据，进行高质量的Gerber-less制造。

PCB自动布线器技术

自动化的互联环境

设计复杂度，密度和高速布线约束的提高使PCB的手动布线既困难又耗时，复杂的互联布线问题通过强大的，自动化的技术得以解决，这种强大的，经实践证明的自动布线器含有一种批量布线模式，含有众多的用户可定义的布线策略，以及自动的策略调整，互动的布线环境，具有实时互动走线推挤特性，有助于对走线的快速编辑，具有广泛的布图规划功能和完整的元件放置特点的互动式放置环境，使得无需切换应用程序就可以进行放置变更，优化布线，通过使用自动交互式布图规划和放置功能，设计师可以提高布线质量和效率，这与元件布局直接相关，此外，广泛的规则集让设计师可以控制范围广泛的约束，从默认的板级规则到按照线路种类的规则，再到区域规则，Allegro产品提供的高速布线能力能够解决线路安排，时序，串扰，布线层的设置，和当今高速电路所需要的特殊器件要求。

自动布线

高级自动布线技术提供了强大的，基于形状的自动布线，有快速，高效率等特点，它的布线算法可对于类型广泛的PCB互连挑战，从简单到复杂，从低密度到高密度，并可满足高速约束的需要，这些强大的算法最高效率地使用了布线区域，为了给各种情形找到最佳的布线方案，布线器使用一种多通路，重视成本，可解决冲突的算法，广泛的规则集提供了物理和电子约束控制的能力，广泛的规则集具有解决设计中各种布线元素的特定规则的灵活性，用户可以定义满足通用物理/间距线路规则所需的规则，和复杂，层级高速规则的分类规则，见图5，



可制造性设计

制造性设计能力可以大大提高制造的良品率，制造算法提供了伸展功能，能够根据可用空间自动地加大铜皮间隙，自动铜皮伸展，将铜皮重新定位，创造铜皮与引脚，铜皮与SMD焊盘，以及相邻铜皮之间的额外空间，从而提高可制造性，用户可以灵活地定义各种范围的间距值，或者使用默认值， 临近的拐角和测试点可以被添加到布线过程中，制造算法会自动使用最优的规则范围，从最大值开始直到最小值，测试点插入可自动添加到可以测试的导孔或焊盘作为测试点，可测试的导孔可以在前端，后端或PCB的两边被探测到，支持单面和蛤壳式测试器，设计师可以根据它们的制造需要，灵活选择测试点插入方法，为了避免昂贵的测试设备调整，测试点可以是，固定，的，测试点约束包括测试探测表面，导孔尺寸，导孔栅格，和最小的中心间距。

lux169

广告，鉴定完毕

suiwinder

介绍了大概的流程。貌似就是这样的