我们从2011年坚守至今,只想做存粹的技术论坛。  由于网站在外面,点击附件后要很长世间才弹出下载,请耐心等待,勿重复点击不要用Edge和IE浏览器下载,否则提示不安全下载不了

 找回密码
 立即注册
搜索
查看: 3544|回复: 4

[技术文章] RGMII布线指导 RGMII Layout Guide

[复制链接]
  • TA的每日心情

    昨天 18:16
  • 签到天数: 99 天

    [LV.6]常住居民II

    3万

    主题

    8253

    回帖

    8万

    积分

    三级逆天

    积分
    81480

    终身成就奖特殊贡献奖原创先锋奖金点子奖优秀斑竹奖宣传大使奖

    发表于 2017-12-4 13:13:19 | 显示全部楼层 |阅读模式

    马上注册,结交更多好友,享用更多功能,让你轻松玩转社区

    您需要 登录 才可以下载或查看,没有账号?立即注册

    ×
    网络设备一定离不开MAC和PHY,有MAC和PHY的地方就有相应的接口,无论看得见或者看不见,它就在那里,不悲不喜。在以太网中,这个接口就是介质无关接口,英文称为Media Independent Interface,简称MII。MII适用于百兆网络设备,有个很大的缺点就是走线很多,于是就出现了RMII,即Reduced Media Independent Interface,在MII的基础上减少了一半的数据线。千兆以太网的诞生带来了GMII,即Gigabit Media Independent Interface,人们发现GMII的走线也很多,于是又出现了RGMII,即Reduced Gigabit Media Independent Interface,也就是本文的主角。当然还有串行的MII接口家族,请读者自行查阅相关文献。
    Why RGMII?
    有这么多形式的MII接口,为什么笔者偏要选择RGMII呢?原因简单而粗暴:用得多。随着芯片集成度的提高,很多网络处理器/SoC集成了百兆以太网交换机,如果用户需要实现千兆以太网络,那么往往需要配合RGMII接口的千兆以太网PHY。科创笔记小站中介绍的很多处理器都是这样的。
    RGMII技术特征
    如前所述,RGMII接口减少了MAC与PHY之间的走线数量,通过在参考时钟的上升/下降沿同时采样及信号复用得以实现。RGMII有RTBI与RGMII两种模式,由于笔者在工作中未接触过RTBI,所以不做介绍。RGMII具有如下特征:
      [li]相对于GMII接口,发送/接收数据线由8根减少为4根[/li][li]TX_ER与TX_EN复用,通过TX_CTL传送[/li][li]RX_ER与RX_DV复用,通过RX_CTL传送[/li][li]1 Gbit/s速率下,时钟频率为125MHz[/li][li]100 Mbit/s速率下,时钟频率为25MHz[/li][li]10 Mbit/s速率下,时钟频率为2.5MHz[/li][li]RGMII 1.3版本要求:通过PCB走线使得时钟相对数据线延迟1.5-2ns[/li][li]RGMII 2.0版本引入了片上延迟的功能,即在芯片内部实现时钟延迟[/li]
    RGMII信号定义

                                   
    登录/注册后可看大图

    RGMII接口时序图

                                   
    登录/注册后可看大图

    RGMII Layout Guide
    有了前文的叙述,相信读者已经具备了RGMII Layout的思路,主要就是以下几项:
      [li]创建2个等长组,分别参考TXC与RXC[/li][li]如果MAC/PHY内部带有时钟延迟,则无需对时钟线做延迟[/li][li]如果MAC/PHY内部均不具备时钟延迟,则需要对时钟线做延迟[/li]
    Allegro中等长规则的创建方式可参照:http://www.licsnotes.com/allegro-create-match-group/
    关于时钟线的延迟,以下几张图片可以很好地说明,分别对应PCB延迟,MAC+PHY延迟与PHY延迟。当然,选取那种方式取决于使用的MAC/PHY芯片。

                                   
    登录/注册后可看大图


                                   
    登录/注册后可看大图

                                   
    登录/注册后可看大图

    RGMII在1 Gbit/s速率下的时钟频率可达125MHz,可想而知,RGMII Layout还需要遵守高速数字电路布线基本准则:
      [li]阻抗控制[/li][li]2W/3W原则[/li]
    注意,在射频与高速数字电路同时存在的设计中,不可能同时对射频走线及高速数字走线进行阻抗控制,这时请务必在RGMII所有走线上增加串联匹配电阻,摆放位置遵守源端匹配原则。
    RGMII Layout实例
    下图是笔者为朋友开发设计的多口PHY,通过排针连接到外部的MAC板。读者一定很好奇这个板子是干啥用的,其实笔者也不知道。

                                   
    登录/注册后可看大图

    放大其中的一个,可以看到笔者在RGMII走线上增加的串联匹配电阻,绕线处理,仔细一点还可以看出走线间距(Air Gap)在2倍线宽以上。

                                   
    登录/注册后可看大图

    查看Constrain Manager,可以看到RGMII走线规则的各种设定。

                                   
    登录/注册后可看大图

    2W线距规则

                                   
    登录/注册后可看大图
    等长规则

                                   
    登录/注册后可看大图
    阻抗控制规则
    其实,MII/RMII/GMII的Layout方式与RGMII很像
    回复

    使用道具 举报

    该用户从未签到

    0

    主题

    11

    回帖

    0

    积分

    一级逆天

    积分
    0

    终身成就奖

    发表于 2021-5-4 16:40:52 | 显示全部楼层
    回复

    使用道具 举报

  • TA的每日心情
    慵懒
    昨天 19:43
  • 签到天数: 193 天

    [LV.7]常住居民III

    1066

    主题

    5322

    回帖

    9692

    积分

    二级逆天

    积分
    9692

    终身成就奖特殊贡献奖原创先锋奖金点子奖优秀斑竹奖

    发表于 2021-5-21 08:55:43 | 显示全部楼层
    回复

    使用道具 举报

    该用户从未签到

    2

    主题

    1179

    回帖

    0

    积分

    二级逆天

    积分
    0

    终身成就奖特殊贡献奖原创先锋奖

    发表于 2021-5-25 09:31:04 | 显示全部楼层
    回复

    使用道具 举报

  • TA的每日心情
    开心
    2024-12-5 09:52
  • 签到天数: 5 天

    [LV.2]偶尔看看I

    38

    主题

    4156

    回帖

    3709

    积分

    二级逆天

    积分
    3709

    社区居民终身成就奖

    QQ
    发表于 2022-10-9 09:00:58 | 显示全部楼层
    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    每日签到,有金币领取。


    Copyright ©2011-2024 NTpcb.com All Right Reserved.  Powered by Discuz! (NTpcb)

    本站信息均由会员发表,不代表NTpcb立场,如侵犯了您的权利请发帖投诉

    ( 闽ICP备2024076463号-1 ) 论坛技术支持QQ群171867948 ,论坛问题,充值问题请联系QQ1308068381

    平平安安
    TOP
    快速回复 返回顶部 返回列表