一文看懂芯片的封装工艺（先进封装篇3：2.5D/3D封装）

前面讲了倒装封装和晶圆级封装，今天重点讲立体封装，也就是著名的2.5D/3D封装。


█ 2.5D/3D封装
2.5D和3D封装，都是对芯片进行堆叠封装。
在2.5D和3D封装之前，首先发展起来的是MCM（Multi-Chip Module，多芯片组件）。
MCM，是将多个未封装的裸片和其它元器件，组装在同一块多层高密度基板上，进行通过基板电路进行互连接，然后进行封装。

MCM
MCM已有十几年的历史，组装对象是超大规模集成电路和专用集成电路的裸片，而不是中小规模的集成电路。MCM的出发点，是满足高速度、高性能、高可靠和多功能需求。体积和重量，并不是优先关注的对象。
MCM的技术难度低、成本低、可靠性高，但集成密度低、时延相对较大。我们可以把它理解为是一种2D集成。它预示了芯片集成化、堆叠化的趋势。
后来，基于这个趋势，就有了更先进的2.5D封装和3D封装。

前面几期小枣君给大家介绍过，2.5D封装方法，是通过引入硅中介层（Interposer），在这上面进行电路设计（也就是RDL），从而实现两个芯片（例如内存和CPU、GPU等逻辑芯片）的共同封装。这属于横向封装。
3D封装，是进一步引入了TSV（硅通孔）技术，在芯片上刻蚀垂直通孔，并填充金属，以此来完成多个晶粒的上下堆叠封装。这属于纵向封装。
在实际应用中，通常会同时采用2.5D和3D封装。例如，有1个或多个计算芯片，搭配HBM堆栈。这种封装，有时候也称为3.5D封装。

很显然，RDL是水平面“挖沟”，TSV是垂直面“挖井”。这两项技术，是实现立体堆叠的前提条件。

昨天那期，小枣君已经详细介绍过RDL。接下来，我们重点看看TSV。

· TSV
TSV的全称，是Through-Silicon-Via（硅通孔，也叫硅穿孔）。
在硅中介层上，制作垂直导通孔，并通过铜、钨、多晶硅等导电物质的填充，实现垂直电气互连，就是TSV。

TSV与RDL的结合
在TSV诞生之前，芯片之间的大多数连接都是水平的。这意味着多个芯片散布在一个平面上，整体的占用空间将随着具体功能的增加而增大。
后来，人们当然想到了在垂直方向进行堆叠。
这里，就要提到PiP和PoP。

PiP，Package In Package（“封装内封装”，堆叠封装）‌，是将一个芯片封装在另一个芯片内部，通过金线键合将两个芯片堆叠到基板上，形成一个整体的封装元件。
PoP，Package on Package（“封装上封装”，堆叠组装、叠层封装）‌，是在一个芯片封装上再放置另一个芯片封装（支持多层堆叠）。
PoP的一个典型应用，是将DRAM内存芯片放置在逻辑芯片的上方。

早期的芯片堆叠，使用过引线键合（WB）。也就是通过引线，将上下层进行电气连接。

后来，就有了TSV，直接在芯片里穿孔，实现上下层的垂直互联。

TSV的优势，是减小互联长度，减小信号延迟，降低电容/电感，实现芯片间的低功耗、高速率通信，满足芯片的集成化和小型化需求。
我们仔细看看TSV的结构：

在通孔内，由外到内依次为：绝缘层、阻挡层、种子层、电镀铜柱（Cu）。
绝缘层：将硅板和填充的导电材料之间进行隔离绝缘，材料通常选用二氧化硅。
阻挡层：由于铜原子在TSV工艺流程中可能会穿透绝缘层，导致封装器件产品性能的下降甚至失效。所以，就需要采用化学稳定性较高的金属材料，作为阻挡层，起保护作用。
种子层：其实也是铜（Cu），提供Cu晶核。作为后续电镀过程的导电层，为铜的电化学沉积提供起始点。
在电镀过程中，Cu2+与电镀液中的分子形成络合物，吸附在阴极TSV的种子层上。在外加电场的作用下，被电极表面的e-还原为铜原子，沉积在孔内。随着时间推移，逐渐将TSV孔内填满铜。
种子层能够确保电流均匀分布，从而实现金属在孔内的均匀填充，提升电镀质量。
种子层也可以改善铜的粘附性，防止附着力不足而发生分层或剥落。
电镀铜柱：用于信号导通，刚才已经说过原理了。
来看看TSV的工艺流程。
TSV的构建时间，根据具体芯片设计架构来决定。一般来说，TSV工艺可以分为：
· 先通孔工艺（Via First）：先挖孔，然后再做前道工艺（FEOL，做CMOS晶体管）和后道工艺（BEOL）。· 中通孔工艺（Via Middle）：先前道，然后挖孔，然后后道。· 后通孔工艺（Via Last）：先前道和后道，然后挖孔。
如下图所示：
单就挖孔填充这个动作来说，主要的步骤包括：深孔刻蚀及清洗、绝缘层/阻挡层沉积、深孔填充。
1、深孔刻蚀及清洗
深孔刻蚀的工艺，包括：干法刻蚀（深反应离子刻蚀，DRIE）、湿法刻蚀、激光打孔、光辅助电化学刻蚀法。
其中，DRIE技术中的Bosch（博世）刻蚀，具有更好的深宽比效果，是比较常用的工艺手法。
传统的等离子体刻蚀工艺，一般仅能实现数微米的刻蚀深度，且刻蚀速率低，缺乏刻蚀掩模选择性。
Bosch刻蚀，是Bosch公司在传统工艺基础上改进创造的工艺。它采用了六氟化硫（SF6）和四氟化碳（C4F8）这样的电子特气。
在刻蚀中，用SF6等进行刻蚀（高纯SF6在激发为等离子体时，会形成反应性极强的氟原子和硫氟化物自由基，具有很强的腐蚀性），用C4F8等进行侧壁覆盖，可以实现高深宽比。

刻蚀完成后，要进行清洗，防止电子特气残留。
湿法刻蚀，采用了掩模版与化学腐蚀结合的方式。最常选用的腐蚀溶液是KOH，其能腐蚀硅衬底上不受掩模版保护的位置，进而形成通孔结构。
湿法刻蚀诞生时间早，工艺和设备较为简单，成本低。但这种方法所形成的通孔会受到硅片的晶向影响，会容易歪，而且“顶部宽底部窄”，限制了应用。
光辅助电化学刻蚀法（PAECE），是利用紫外光照射加速电子-空穴对的产生，以此加速电化学的刻蚀过程。PAECE工艺适用于刻蚀大于100:1的超大深宽比通孔结构。它的缺点，是刻蚀深度的可控性较弱，仍需改进。
激光钻孔法（纯物理刻蚀），是通过高能激光照射，使指定区域的衬底材料熔化并蒸发。这种方法形成的通孔深宽比高，且侧壁基本垂直。但是，激光局部加热，容易对孔壁造成热损伤，降低可靠性。
2、绝缘层/阻挡层/种子层沉积
通孔刻蚀完成之后，是沉积绝缘层（二氧化硅），防止电子窜扰（隔离电流泄露）。
然后，沉积阻挡层，帮助后续的铜镀层更好地附着，并且防止电子迁移。
再然后，沉积种子层。前文已经说过作用，不再赘述。

3、深空填充
再然后，就是填充工艺。
填充材料主要是电镀铜，因为相关工艺比较成熟，且电导率与热导率逗比较高。
电镀的具体方法包括：亚保形、保形、超保形以及自底向上电镀法等。不同的方法，电镀速率和分布存在差异。

电镀后，还要进行退火，释放应力。 最后，是收尾工作。通过CMP（化学机械抛光）等工艺，把孔口处理好，去除多余的露铜。
目前，TSV技术在行业中已经属于关键工艺，对于制造高端芯片非常重要，广泛应用于存储器（例如堆叠式DRAM）、处理器、图像传感器等高性能芯片中。

· TGV
除了TSV之外，这些年，TGV（through-glass-via，玻璃通孔）也开始崛起了。

TGV，就是在玻璃（高品质硼硅玻璃、石英玻璃）上打孔、填充，实现垂直互联。

TGV（图片来自：Fraunhofer IZM）
相比硅，玻璃具有一些特殊的优势：
首先，玻璃的硬度更高，耐高温，热膨胀系数 (CTE) 低，所以具备更好的机械强度和稳定性。
其次，在信号完整性方面，玻璃基材具有低介电常数，信号传输时损耗较小，衰减低，信号完整性更好。
第三，玻璃的绝缘性能出色，无需额外添加绝缘层。
第四，玻璃中介层与面板级封装（上期说到的FOPLP）兼容，具有低成本实现高密度布线的潜力。
相比硅，玻璃也有一些劣势：
首先是加工。玻璃的蚀刻加工难度相对较大，没有硅基板加工那么容易。
其次是散热。玻璃的导热性较差（硅具备良好的导热性），不利于热量散发。
第三，玻璃通孔相关技术没有硅处理那么成熟。
具体加工流程方面，TGV和TSV差不多。
主要是提前选择合适的玻璃基板，需要具备良好的尺寸稳定性、热膨胀系数匹配性和电学性能。
刻蚀的工艺方法有很多，包括：机械微加工法、玻璃回流法、聚焦放电法、光敏玻璃紫外曝光法、激光烧蚀法、激光诱导法等。

激光诱导深度刻蚀创造的TGV孔洞
（图片来自：Fraunhofer IZM）
目前，凭借在机械强度、耐热性、绝缘性和信号传输方面的优势，TGV已经在光通信、射频、微波、微机电系统、微流体器件和三维集成等领域有非常不错的表现，应用前景非常广泛。

· 硅桥
我们再来看一个和RDL类似的挖沟技术——硅桥（Si bridge）。
硅桥是在基板上构建的一个薄层的嵌入式硅通道，用于2.5D封装中芯片与芯片之间的互连。

硅桥的体积很小，只桥接了芯片之间必要的接口区域，不需要覆盖整个半导体区域。在硅桥占据的区域以外，传统的铜柱技术（copper pillar）可以直接向芯片提供IO、电源和接地信号。
硅桥的最突出特点是不需要中介层，也不需要TSV，减少了额外的工艺，也降低了成本，提升了封装良率。
Intel主导的2.5D封装技术——EMIB，就是基于硅桥。EMIB使用了多个嵌入式桥接芯片，内嵌至封装基板，实现多个不同制程芯片之间的高效率、高密度互连。

英特尔EMIB

█ 临时键合
前面几期讲键合的时候，留下了临时键合和混合键合没讲。接下来，小枣君给大家解释一下。
首先是临时键合（Temporary Bonding）。
临时键合，是由晶圆减薄催生的一个工艺流程。

晶圆减薄，除了可以减小芯片体积之外，还有以下优势：

1、增强散热：晶圆越薄，热阻越小。对于多层堆叠，超薄晶圆可以有效缓解积热问题。

2、增强电学性能：晶圆越薄，元器件间的互连长度越短，可以提高信号的传输速率、减少寄生功耗、提升信噪比。

3、提高集成度：晶圆越薄，TSV越容易。在保证深宽比的同时，可以制造节距更小、密度更高的硅通孔。

4、降低成本：晶圆越薄，刻蚀、钻孔、钝化、电镀等后续工艺也越容易。加工速度和产量都能大大提高，同时有效降低材料使用成本。

TSV实现了芯片的纵向堆叠，芯片变得越来越厚。这时，就更加需要对晶圆进行减薄，达到更加苛刻的指标要求。

一般来说，较为先进的3D封装使用的芯片厚度约在75~50微米。如果想要实现10层以上的堆叠，就意味着每层堆叠芯片需要减薄到10微米以内的近乎极限厚度。

这种厚度的超薄晶圆，非常脆弱。在加工过程（如光刻、刻蚀、钝化、溅射、电镀、回流焊和划切工序等）中，很容易发生翘曲和结构破损。

所以，为了提高晶圆制造良率、加工精度和封装精度，需要一种临时的支撑方法，这就引入了——临时键合。

临时键合，就是在晶圆背面减薄前，将晶圆转移到一个晶圆载板（载片）上，为其提供强度支撑。

等到彻底完成减薄及其它背面工艺后，再进行“解键合”。

在一起（键合），比较容易，胶粘就可以了。要分开（解键合），就有点难。

解键合有四种方式，包括：机械剥离、湿化学浸泡、热滑移、激光解键合。

机械剥离解键合，是通过拉力作用分离载片和器件晶圆，碎片率较高。

湿化学浸泡解键合，是通过溶剂溶解粘结剂，成本较低，但速度慢、效率低，不适合量产。

热滑移解键合，是通过高温软化粘结剂，然后将晶圆与载片分离。这种方式，容易产生粘结剂残留，影响后续产品工艺。

激光解键合，是使用激光透过玻璃对粘结剂层进行照射，产生热量使粘结剂分解，或者产生能量使化学键断键。这种方式是目前的主流选择。

下面这张图，是临时键合和激光解键合的工艺流程。比较容易看懂，我就不多解释了。

来自《临时键合技术在晶圆级封装领域的研究进展》

█ 混合键合
再来看看混合键合（Hybrid Bonding）。
混合键合，又称为直接键合，是3D封装时代逐渐出现的一种新型技术。

混合键合的核心原理，是基于分子间作用力（范德华力），通过铜-铜直接键合与介质键合的协同作用，实现芯片间的高密度垂直互连。

这种技术无需传统的铜柱或锡球等Bump凸点结构，可实现实现小于1微米的超细互连间距连接（传统凸块键合高达20微米以上），互连密度极高，单位面积的I/O端口数量可以提升千倍以上，大幅提升芯片间数据传输带宽。

混合键合实现了更薄的晶圆堆叠，让整体架构更加紧凑，不仅有利于提升热管理能力，也优化了电气性能。

混合键合支持逻辑芯片、存储芯片、传感器等不同功能单元的垂直堆叠，有利于三维集成，也提升了异构设计的灵活性。

在工艺兼容性和成本优化方面，混合键合也有很大的潜力。它可以兼容现有晶圆级制造流程，可与TSV、微凸块等技术结合形成复合封装方案。
混合键合的工艺一共包括三个关键步骤：

1、键合前预处理：
晶圆需经过CMP（化学机械抛光）、表面等离子体活化及清洗处理，实现平整洁净且亲水性表面，增加表面结合力。（CMP过程还可以减少Cu线路腐蚀和Cu凹陷。）

2、预对准键合：

两片晶圆在键合前进行预对准，并在室温下紧密贴合后介质SiO2上的悬挂键在晶圆间实现桥连，形成SiO2-SiO2间的熔融键合。此时，Cu铜触点之间存在物理接触或凹陷缝隙，未实现完全的金属间键合。

3、热退火处理：

通过后续热退火处理，进行高精度倒装热压，促进了金属Cu的互扩散，形成永久键合。

█ 最后的话
好啦，芯片的封装工艺终于全部介绍完啦！
可以看出，整个过程是非常非常不容易的。小枣君介绍的，还只是一些主要工序。很多工序，也没有细讲。
晶圆制造和芯片封装，一个是前道，一个是后道。很多人都会觉得，封装肯定没有制造难。但实际上，制造我只写了2篇，封装却写了5篇。
随着时代的发展，在前道工艺中挑战摩尔定律，已经越来越困难。所以，通过封装来打造更强大的芯片，就成为了一个重要选项。
将部分制造工艺用于封装的思路，也就是中道。这从某种意义上来说，算是一种降维打击。

业界厂家们围绕封装，推出了很多的技术。但其实说白了，都是基于这几篇文章提到的基础技术和工艺。

例如台积电大名鼎鼎的3DFabric平台，包括了前文提到的InFO，还有如日中天的CoWoS，以及SoIC。这些都是基于2.5D/3D封装技术进行整合和创新。

英特尔主推的EMIB和Foveros，分别类似于台积电的InFO_LSI和SoIC。

三星的三大先进封装技术：I-Cube、H-Cube 和 X-Cube。前两者是2.5D封装方案。X-Cube则采用了3D空间堆叠逻辑裸片，类似台积电的SoIC。