堆叠PoP：封装的未来

admin

消费者期望电子产品在各方面都比较紧凑，这也是主要电子产品日益缩小的主要动力。所以，企业在不断地缩小终端产品的总体尺寸，而这要利用较小的半导体封装来实现。因此，缩小封装是半导体封装行业的一个主要发展趋势。

堆叠封装是一种以较高集成度实现微型化的良好方式。在堆叠封装中，封装内封装(PiP)与封装外封装(PoP)对封装行业越来越重要，特别是手机应用，因为这种技术可堆叠高密度的逻设备。PoP产品有两个封装，一个封装在另一个的上方，用焊球将两个封装结合。这种封装将逻辑及存贮器元件分别集成在不同的封装内。例如，手机就采用PoP封装来集成应用处理器与存贮器。

PoP封装在上部封装堆叠了两到四个存贮器晶粒，在底部封装上集成了一到两个逻辑设备。PoP封装的高度取决于该封装中所密封的晶粒数量。现在，手机与数码相机堆叠了两个封装来集成逻辑与存贮器架构，而闪存模块及高密度动态随机存贮器(DRAM)则堆叠了四个封装。

主要优势

PoP封装克服了晶粒堆叠的主要缺点，如供应链问题，产量损耗、晶粒利润低以及其它一些问题。行业内对PoP封装的需求不断在增长，因为这种技术具有成本低、封装尺寸较小、多存贮器的混合和匹配逻辑以及组装的灵活性等优点。以下为PoP封装的主要优势：
• 较高的晶圆利用率扩展了功能，有助于在移动设备中实现更多的功能。
• 占用较少的基板空间
• 缩短了入市时间
• 较短的互联实现了更快的数据传输速率
• 较小的尺寸与较少的重量降减小了电路板面积
• 提供了设计灵活性
• 信号在芯片间传输速度快
• 制造过程的每个环节都可节约成本

发展趋势

对高效存贮器架构的需求，如较大的存贮容量、在较小面积内实现较高性能以及多总线问题等，需要更高的可升级性。对较大数据信号处理(DSP)能力的需求是PoP应用扩展的主要动力。

一些外包半导体组装与测试(OSAT)公司，如STATS ChipPAC Ltd与Amkor TechnologyInc，都是PoP市场的大型企业。少数原始设备制造商(OEMs)，如STMicroelectronics与Toshiba AmericaElectronic ComponentsInc.(TAEC)等，近来也开始开发这种封装。PoP封装的价格取决于存贮器结构。下面介绍了一些市场上新出现的PoP封装。

在2007年2月份，TAEC推出一种采用PoP技术的新型大容量存贮器封装。该封装专门为手机领域所设计。这些封装尺寸为14mm x 14mm及15mm x 15mm，符合电子元件工业联合会(JEDEC)标准。

STATS ChipPAC Ltd.也推出了有上下两部分封装的PoP封装产品，专门为手持封装设计，特别是手机与PDA。这些封装的高度小于1.6mm，是根据其应用专门定制。要注意的是，STATS ChipPAC早在2005年推出了下部PoP封装。

STMicroelectronics在2006年推出了采用PoP技术的存贮器封装。这种封装的尺寸有12mm x 12mm和14mm x14mm两种，专门为支持分隔总线与共享总线架构而设计。Spansion是一家闪存产品供应商，也在同一年推出其PoP存贮器封装。其封装尺寸分别为12mm x 12mm与15mm x 15mm，高度约为1.4mm。

消费者对更小、更薄手持设备的兴趣，将推动PoP封装市场的不断发展。而且，有一些新企业不久也将进入这一市场。