硅光学习-10-硅光子电路设计：方法、工具和挑战

1、引言：

硅光子学是利用CMOS行业制造工艺，在芯片上集成大量光学功能的技术，从而实现低成本、大批量生产。这一领域已迅速从“科学热点”转变为工业可行平台，主要由通信和数据中心应用等推动，并得益于越来越多的制造和晶圆厂的涌现。

如今，构建光子集成电路（PIC）的技术平台种类繁多，使用了不同的材料系统，如III-V族半导体、铌酸锂、高折射率玻璃和氮化物、聚合物，当然还有硅。使硅光子学成为独特技术的关键在于其与CMOS行业所用制造工艺和工具的兼容性：这为大批量生产，低制造成本提供了一条途径。

硅光子学的第二个独特特性是其高折射率对比度，这使得波导尺寸可以达到亚微米级别，弯曲紧密且间距小，这使得光学功能可以在芯片表面密集排列。这种组合使硅光子学成为实现高复杂度、大规模光子集成电路的唯一可行技术平台。然而，高折射率对比度也带来了一个弱点：它对硅光子电路的尺寸提出了非常严格的要求，因为波导芯宽度或厚度的纳米级变化会对光子电路的性能产生不可忽视的影响。这表明，制造过程中引入的变异性会对电路的整体性能产生显著影响。大型复杂电路会比简单电路更容易受到变异性的损害。最终，决定一个电路是否具有商业可行性的因素是其整体产量。随着CMOS制造技术的不断进步，需要更高的精度光刻来制造越来越小的器件。虽然晶体管的尺寸在不断缩小，但光子器件从根本上是有限的，并且作为技术节点的函数保持大致不变（例如，环形调制器具有由设计目标自由光谱范围决定的固定尺寸）；改进制造工艺的好处是它减少了制造工艺变化并提高了产量。

尽管如此，硅光子学工艺现在被认为足以满足许多应用，这一点从市场上发布的产品中得到了证明。各个晶圆厂提供了硅波导的工艺，其传播损耗在1-2dBcm−1左右是可以接受的。热调谐器的相移效率范围从100µWπ−1到100 mWπ−1，基于载波的电光调制器在行波和共振模式下工作，锗光电探测器的效率为~1AW−1，调制器和探测器均能在数十GHz的高速度下运行。光谱滤波器可以使用波导和耦合结构的组合来实现。只有激光源、光放大器和光隔离器的集成稍显滞后，但基于外部光源或异构集成的解决方案正在出现。

虽然大多数硅光子技术在传统电信波段的1.2-1.6µm波长范围内运行，但使用氮化硅，波长范围可以扩展到可见光域。SOI晶圆（绝缘体上硅，以硅作为波导芯，二氧化硅作为包层）可以使用高达3.6µm的波长（受限于二氧化硅的吸收），并且通过在硅基板上使用锗波导，还可以访问中红外波段更长的波长。这些技术不会失去与CMOS制造技术和高密度集成的兼容性。

即使硅光子学能够实现高复杂度和大型电路，目前的电路演示通常都是比较小的与/或逻辑。对于数据通信应用，光收发器通常由3-10个光学元件之间的单个光路组成。较大的光路通常由简单的重复缩放组成，例如用于光束转向的开关矩阵或相控阵。虽然这些电路展示了硅光子学的集成潜力，但它们并不复杂，功能有限。其他应用可能利用光子电路中增加的复杂性。硅光子学被视为生物传感和诊断、光谱学、结构监测、量子信息/量子计算、微波光子学、等领域的关键技术，并可应用于各种传感器功能（如加速度计、陀螺仪、磁场等）。此类应用将需要定制芯片设计，其要求与数据中心和电信应用的收发器非常不同。

硅光子学的制造工艺已经足够成熟，可以制造出大型、复杂的电路，波导损耗小于1 dB cm−1，低损耗交叉点、分束器、耦合器以及良好的调制器和优秀的光电探测器，所有这些都集成到受统计过程控制（SPC）的技术平台中。尽管技术改进仍有很大的余地，但光学电路的复杂性现在很大程度上受到设计它们的能力的限制，同时考虑到制造过程的局限性，如可变性和寄生。可靠的设计流程，将电路概念转化为实际芯片，应准确预测复杂电路的产量。如今，许多光子电路设计师采用手动技术来构建他们的光子电路，重点关注物理几何形状。这让人联想到20世纪60年代和70年代初的首批电子电路设计。

光子集成电路与电子集成电路有许多共同特征。它们由半导体晶圆上的平面工艺定义。其功能可以描述并建模为电路，信号在功能组件之间传播。与电子学一样，光子电路的功能并非源自单一元件，而是多种功能模块和子电路之间的连接。芯片的设计最终转化为一系列几何“掩模层”，每个平面加工步骤都有相应的图案。最初的光子集成电路被定义为单个设备，通常使用直接（但近似）的电磁仿真技术进行模拟，例如波束传播方法(BPM）。

但是，由于硅光子学中存在大量的工艺步骤，以及电路尺寸的不断增大，PIC设计过程正沿着电子设计自动化（EDA）的方向发展，采用电路层次结构和模拟电子学中使用的可重用参数构建模块。在电子领域，这导致了电路设计者能够为包含数十亿个组件的极其复杂的集成电路创建第一版正确设计。电路设计的缩放是由许多因素促成的：

• 标准化工作流程：大多数电子IC设计团队遵循类似的工作流程，将逻辑设计与实际物理实现分开。
• 精确的模型：电路仿真可以准确预测大型电路的行为，因为构建模块已经得到了充分的表征，且模型非常精确。模型还包含其组件性能的统计信息，例如慢角和快角。
• 设计套件（kits）和可重用的IP块（blocks）：晶圆厂提供设计套件，其中包含可以直接由设计师使用的构建模块。在更高层面上，可重用子电路，即库中所含的所谓知识产权（IP）块，允许设计师专注于更高层次的功能。
• 自动化：现代EDA工具帮助设计者自动化越来越复杂的任务，包括从高级规范合成电路。
• 全面验证允许设计人员根据原始规范检查最终设计。
  
  

鉴于相同的技术基础，硅光子学生态系统沿着与电子行业相同的路径发展也就不足为奇了，在电子行业中，少数几家晶圆厂（fabs）为庞大的设计者社区制造芯片。在这种“无晶圆厂（fabless）”模式下，设计者无法掌控制造工艺的改进，因此他们需要掌握足够的工艺信息和合格的构建模块，以可靠地设计电路。为此，晶圆厂提供包含制造工艺细节的工艺设计套件（PDK），以及包含版图布局和某些标准模型的模块单元。

正是通过这些研究模型（也称为紧凑模型），我们识别出光子电路设计中的一些关键限制。尽管如今存在多种强大的光子电路仿真工具，但它们各自都有自己的紧凑模型实现方式。即使是对于最简单的组件（如波导、定向耦合器），也没有一个通用的模型定义，而且每个工具中的模型实现差异很大。这为晶圆厂投资紧凑模型库以支持其PDK带来了重大障碍。标准模型实现语言（如用于模拟电子学的Verilog-A），甚至是对最常见构建模块的标准模型定义达成协议（如BSIM晶体管模型），都会成为投资电路驱动光子设计紧凑模型库的强大动力。没有可靠的模型，光子电路设计流程的附加值就像在电子领域一样受到限制。

尽管如此，电子和光子设计自动化之间的相似性正在推动设计流程的融合，因为光子电路的设计工具现在正与成熟的电子设计工具相结合。这种趋同是由必要性驱动的，在所有不同的PIC技术中，这种必要性在硅光子学中最迫切，因为硅光子学既是灵敏度最高也是可扩展性最强的PIC技术。首先，硅光子电路需要电子接口，用于处理高速信号和控制电子回路，以管理和稳定光子电路的行为。其次，电子领域也在向硅光子学寻求解决方案，以解决互连瓶颈问题。光电子共集成和共设计将使创建具有控制和监控功能的集成光子-电子-软件系统成为可能。这些系统可以补偿工艺变化，实现更大、更复杂的电路，并创造机会，实现单独的光子学或电子学无法实现的功能。

光子学在许多方面与电子学大相径庭，这些差异也体现在设计流程中。光子布局通常不基于矩形图案，这给设计验证和控制图案密度带来了困难。光子信号与电信号不同，无法用电压和电流来表示。相反，信号传播更类似于射频（RF）信号。因此，真正的电子-光子协同设计需要一种新的混合信号模型来进行协同仿真。

2、设计流程：

图1、电路设计流程中的不同抽象层次。横轴表示设计步骤的顺序，而纵轴表示抽象层次。在电路设计流程中，最好避免组件的物理建模，电路仿真基于紧凑模型。

设计流程的目的是将功能概念转化为可工作的芯片（即设计），并采用可重复的方法（流程）。最终目标，即可工作的芯片，至关重要。虽然简单光子组件的设计可以直观完成，但一个可重复的流程，辅以高效的软件工具，对于确保更复杂的芯片和电路能够以足够的产量制造出来非常重要。

在光子芯片上实现功能时，第一步是明确所需的功能。这一系统级的考虑通常表现为输入与输出之间的关系：对于给定的输入信号，期望的行为或输出信号是什么？从这个抽象层面开始，该功能应逐步转化为更详细的描述（即电路），直到可以作为光子集成电路（PIC）来实现。在光子集成电路中，光是在芯片表面被操控的。在基本层面上，这种操作是通过材料的几何分布（或局部改变材料属性）来实现的。在这个详细层面上，可以设计出结构中电磁波的确切行为。然而，当电路尺寸变大时，这一层次细节无法再被有效地捕捉，需要一种更抽象的设计方法。

图1中展示了电路设计流程中的不同抽象层次。我们可以大致将设计流程分为以下步骤：

• 设计捕获：将功能思想转化为功能构建块或层次子电路的逻辑电路，可以探索不同的电路架构或拓扑结构，选择不同的构建块。
• 电路仿真：对逻辑电路进行仿真并优化其参数，使其按预期运行。这还包括通过引入电路参数的可变性来进行产量分析。
• 电路布局：逻辑电路被转换成可以用于制造的掩模布局表示，最终在不同的掩模层上产生大量的多边形。
• 全局芯片设计：逻辑电路组合在一起，并连接到功率分配网络、电气I/O和生成dummy图形以保持均匀的版图密度。
• 验证：检查版图布局是否错误，确保其与制造工艺兼容，并进行布局后模拟仿真，以确保布局将执行预期功能。
• 版图和工艺制备：布局文件经过一系列后处理步骤，将其转换为实际的写入图形，然后开始制造芯片。
• 测试和封装：制造的芯片进行封装和测试，结果与原始设计进行比较。如果需要，将更新设计信息以改进下一代设计。
  
  

明确识别和分离设计中的这些步骤和抽象层次对于电路的扩展至关重要。这是电子学中吸取的一个教训。电子电路不是根据单个晶体管的几何形状设计的。相反，已知的晶体管器件，或由许多晶体管、二极管和其他电子元件组成的已知子电路，被重新利用来构建更大的电路。电路设计者相信这些构建模块已经由晶圆厂和器件设计师正确设计并验证，并且相关的几何形状和模型已包含在工艺设计套件（PDK）和外部库中。

工艺设计套件（PDK）通常是一个包含足够信息的信息包，这些信息足以让设计师创建可以在晶圆厂制造的芯片设计。如图2所示，它是晶圆厂与设计师之间的主要接口。因此，PDK充当了电路设计师和电磁器件设计师之间抽象层次的桥梁。它屏蔽了电路设计师对制造工艺细节的需求，减少了优化每个单独器件几何形状的必要性。

图2、工艺设计套件（PDK）将晶圆厂和组件设计师与电路设计师隔离开来。它包含了构建模块（布局及电路模型）的描述以及制造工艺的设计规则。基于这些信息，电路设计师无需对（参数化）构建模块进行物理建模。

重要的是，设计流程应由软件工具支持，这些工具可自动执行重复性任务，在不同抽象层次上管理设计数据，并实现设计师之间的协作。设计自动化工具使设计人员可以在设计流程中来回切换，迭代电路和器件参数，并运行不同的仿真，而不会在设计中产生（意外的）不一致。例如，设计软件应确保被模拟的电路由与用于制造的电路相同的组件组成。

请注意，设计流程远远超出了制造布局的范围。设计流程应了解制造后的封装要求，并应包括测试结构和程序，以验证制造芯片是否符合原始设计意图。

3.硅光子学设计现状

目前，大多数光子电路设计者仍然牢牢地扎根于过去2-3十年来用于光子芯片的物理组件设计过程。重点在于通过定义用于制造芯片的掩模图案来确定执行所需光学功能的几何结构。这种方法仍然非常成功，因为通常可以在单个器件或构建模块中实现许多光学功能（例如，衍射光栅可以解复用多个波长通道），并且优化的几何形状往往在给定功能的尺寸、功耗和光学损耗方面提供最佳性能。通常，器件设计在整个芯片设计过程中是最主要的设计工作。

随着对功能更复杂的光子芯片需求的增长，构建实现全部功能的单片几何结构变得越来越困难，几何尺寸也变得难以处理，影响了电磁模拟。电路设计正在改变这一现状，但电路性能主要由单个器件的性能决定，因此了解器件设计方法至关重要。

3.1器件设计（物理设计）

在光子器件中，光的控制依赖于光学材料的分布。对于硅光子学而言，这转化为硅、锗、掺杂剂、金属和电介质的几何形状。为了精确设计光学器件，需要优化材料的几何形状，并对其效果进行模拟。这是通过计算光波在几何结构中的传播来实现的，使用电磁建模技术，如有限差分时域（FDTD）、本征模扩展（EME）、有限元（FE）或束传播法（BPM）。当探索新几何结构时，这些方法仍然是首选。

光子器件可以有多种几何形状，包括简单的波导组件、高度规则的光子晶体、甚至优化但外观不规则的几何结构。当考虑热效应、电子效应甚至纳米力学效应时，这些器件需要在多个物理域中进行模拟。此类模拟极其耗费资源（就模拟时间和处理能力而言），优化需要使用许多模拟的迭代过程，即使在使用诸如拓扑优化或使用非梯度方法如Kriging等高效技术时也是如此。

优化实际的详细几何形状，为设计者提供了极大的自由度，以改善器件的尺寸、功耗和光学性能（例如插入损耗、滤波器线宽、串扰）。特别是在硅光子学中，由于其高折射率对比度，纳米级别的操控可以显著影响器件的性能（例如，改变滤波器或谐振腔的共振波长）。然而，这也使得器件对制造过程中的随机变化特别敏感，这些变化包括晶圆厚度的变化、光刻效应、图案密度影响蚀刻等离子体密度等。使用浸润式光刻或厚度校正晶圆的更优制造工艺可以产生更高保真度的几何结构，但器件设计者始终需要考虑“last nanometer”的敏感性。这就是为什么容差分析，主要是线宽和厚度变化的分析，正逐渐成为器件设计中越来越重要的一个方面。

光子器件最终需要制造并嵌入更大的电路中。因此，大多数物理仿真工具已经具备导入GDSII格式的制造布局文件的功能，并将其转换为组件的物理表示。这种虚拟制造，尤其是在包含光刻效应时，对于探索光子组件的设计空间至关重要，因为它使设计者能够从（参数化）布局开始，这些布局随后需要作为电路构建模块使用。此外，一些光子电路设计工具集成了电磁模拟器，可以自动运行构建模块的模拟。

3.2电路设计与仿真

器件设计技术在计算上非常密集，对于较大的几何结构来说，其扩展性较差。在电路中，单个器件被抽象为输入端口和输出端口之间的行为响应。然后将这些电路模块连接在一起，以获得更复杂的行为。

从历史上看，光子电路都比较简单，由几十个器件组成。这使得在纸上的草图或Powerpoint幻灯片中就能捕捉到整个电路的复杂性。甚至更大的电路，如多通道收发器，也只是更简单电路的并行重复。

有几款专门用于光子电路设计的工具，可以创建光子电路的原理图。这些工具的应用正在增加，但在实际应用中，仍只有少数光子芯片设计师在使用。尽管这些工具提供了电路仿真功能，但设计者们仍然经常依赖于用Matlab或C++编写的自定义模拟算法，解决传输矩阵方程或时间步长仿真。

我们可以区分两类光电路仿真：频域和时域。频域仿真计算电路不同光端口之间的线性响应，作为波长的函数。这些信息编码在一个散射矩阵中。这种电路仿真特别适用于计算波长滤波器或其他基于干涉的设备的响应，并能很好地反映较大电路的插入损耗。线性频域仿真可以非常高效。

时域电路仿真解决了电路对一个或多个输入端口的时间变化刺激的响应。这是通过在电路模块之间传递信号，并计算每个时间步长下各个模块的响应来实现的。光信号通常是复数，即所谓的解析信号，编码了振幅和光学相位随时间的变化。根据应用的不同，物理波导连接可以同时承载许多不同波长的光信号，这些信号处于不同的本征模式中。

当今光电路仿真的质量已不再受电路仿真工具能力的限制。相反，可靠的电路仿真需要为各个电路模块提供模型，这些模型能够以足够的精度表示实际设备，并且能够在最短时间内完成评估。对于频域仿真而言，这意味着所有输入输出端口之间具有精确的波长响应（通常包括相位和幅度）。对于时域，这需要一组控制方程（例如状态空间模型），以捕捉设备中的物理特性。从物理模拟生成这样的紧凑模型可能极其耗时，而从测量中可靠地提取参数也远非易事，创建良好的紧凑模型是光子电路设计扩展的主要障碍之一。

时域模型可以通过从频率响应推导出相应的线性滤波器模型来建立，无论是有限脉冲响应（FIR）还是无限脉冲响应（IIR）。这可以针对所有线性构建模块单独进行，也可以将整个线性子电路视为一个单一的滤波器单元。后者方法可以显著减少时域仿真时间并提高其准确性，但限制了对电路内部信号的内省。

为了评估电路制造后的产量，需要进行敏感性分析。这远非一种成熟的做法，主要是因为首选的技术是蒙特卡洛分析，这需要大量的电路模拟。最坏情况/最佳情况模拟（也称为角分析）所需的模拟次数较少，但对光子电路的代表性较差，原因有二：

• 在电子学中，好与坏的意义通常非常明确（好对应于较低的电阻、更快的切换时间等）。对于光子构建模块而言，好坏的概念则不那么容易确定。虽然一些构建模块的功能指标可以这样测量（例如，插入损耗、调制器的调制效率或光电探测器的响应度），但其他关键参数，如波导的有效折射率或环形谐振器的共振波长，并没有固有的好坏之分。相反，这些变量变化的影响通常是因为设计值的偏差（无论是正向还是负向）或两个或更多组件之间值的不匹配。
• 角分析模拟假设电路中的所有组件都更厚或更薄，但这一假设忽略了组件制造不匹配对光子集成电路产量的主导作用。例如，晶格MZI滤波器的频谱强烈依赖于波导的精确相位匹配，而角分析忽略了相位误差的差异。与角分析不同，使用蒙特卡洛模拟可以很好地捕捉有效折射率变化的影响。
  
  

3.3.电路布局

今天，光子电路设计仍常被视为等同于电路布局。最初，光子电路是手动布置的，形成一个由许多多边形组成的单一非层次化布局。然而，在过去的十年里，层次化布局变得普遍。布局由可重用的层次单元构建而成，其中某些几何部分可以参数化（所谓的PCell）。

要在布局中定义光连接，设计者需要绘制波导。这比看起来要复杂得多，因为波导必须遵守最小弯曲半径和间距。一些光子设计工具提供了方便创建波导的功能，要么自动计算两个端口之间的形状，要么根据用户绘制的简单路径生成形状。定位和布线仍然是一个非常手动的过程，如有需要，还需要添加专门的波导交叉点。

PCells通常用脚本语言定义。这可以是专有语言，如Cadence的SKILL，Mentor GraphicsPyxis的Ample，Phoenix Software的SPT，也可以是已建立的标准语言，如Python，在IPKISS、KLayout、和Synopsys PyCell Studio中均有使用，或Tcl，在Synopsys和Mentor Graphics或Matlab中使用。即使使用标准语言，代码也会因特定工具的应用程序编程接口（API）而有所不同（例如，添加多边形的Python代码在不同工具之间会有所不同，因为没有标准化）。

根据设计参数，PCell代码在不同的掩模层上生成一组几何图元。生成的分层布局保存为与大多数掩模设计工具兼容的GDSII或OASIS文件。

3.4.验证

一旦电路布局创建完成，应检查其中可能存在的错误。如今，主要的自动化验证过程包括设计规则检查（DRC），即根据晶圆厂提供的设计规则对布局进行检查。这包括最小线宽/间距、锐角或层叠等规范，这些都可能导致加工过程中出现不良或不可预测的结果。DRC通常使用为电子设计而设计的验证工具执行，例如Mentor Graphics Calibre、Synopsys IC Validator或Cadence Physical Verification System或开源工具如KLayout。这种检查通常会发现难以检测到的小错误，比如波导之间的错位。大多数为外部客户提供制造服务的晶圆厂向设计人员提供验证平台，并要求在提交制造之前，设计必须是“DRC clean”的。

然而，由于光子几何结构与矩形电子几何结构存在显著差异，因此自动DRC并不总是简单易行，而且经常导致误报。最近针对曲线结构和全角度多边形的新DRC规则的发展一直在稳步改进这一过程。

第二级验证应确认电路设计的功能水平，以验证连接性。为此，应将布局与抽象电路的原始设计意图进行比较。这种验证在电子设计中被称为布局与原理图对比（LVS）。由于光子电路布局过程历来与电路仿真过程脱节，因此设计师主要负责确保使用正确的组件（及其参数），正确连接这些组件，并且波导长度差异得到适当匹配。这是当今设计流程中最容易出错的方面之一，主要通过良好的数据管理和设计同行评审来保证。部分解决方案是在布局中验证波导连接，即使没有原理图，也要检查波导端点是否正确对齐并连接到组件（连通性验证）。从这些连通性信息中，可以提取连通性图或网表，用于布局后的电路仿真；这些仿真结果可以与原始电路仿真进行比较，并根据设计意图进行验证。

3.5Tape-out and Mask Preparation

当掩模布局被送往晶圆厂进行制造时，几何图案通常会进行调整，以便可以写入光掩模，或者在电子束光刻的情况下，直接写入硅芯片。在这个步骤中，几何基元会被分解成更小的多边形，根据不同的写入策略，所有几何形状还需要被栅格化/阶梯化到细网格。这个过程可能会影响图案的质量，特别是在包含许多曲线形状的光子布局中。这种离散化和阶梯效应可能导致波导宽度变化（改变光学传播常数）或粗糙度增加，从而导致传播损耗。这在电子束光刻中尤为明显。在使用光学光刻（或深紫外光刻）的制造过程中，成像过程起到了空间低通滤波器的作用，平滑了短程阶梯效应，减少了由粗糙度引起的损耗和背向散射。

3.6.工艺设计套件（PDK）

在过去的十年里，硅光子学PDK的概念已经变得司空见惯。然而，硅光子学PDK的实际实现可能因工厂而异。硅光子学的首批PDK仅包含一份设计手册，描述了要使用的掩模层以及这些掩模层如何转化为芯片上的几何结构。实际上，它们允许在现有的制造工艺上进行器件设计。这还辅以一个简单的设计规则验证平台，用于检查掩模布局中的最小线宽和间距。

今天，光子PDK已经扩展到支持电路设计人员在其当前布局导向的设计流程中使用。晶圆厂提供了一套基本构建模块的库，如波导、光栅耦合器、分束器、调制器和光电探测器，设计人员可以重复使用并组合成电路。这些PDK组件至少包含组件的几何形状及其输入输出端口的指示。有时，在晶圆厂认为组件内部布局为专有知识产权的情况下，这些几何形状会被模糊处理（所谓的黑盒组件）。虽然大多数构建模块是静态的，但一些PDK已经支持参数化单元（PCell），设计人员可以在其中调整参数。如今，这些参数主要是几何参数，例如相位移器的长度或波导的形状。

静态PDK单元可以轻松地在设计工具之间移植（例如，以注释GDSII文件的形式），而参数化单元通常绑定到单一设计框架的具体实现。因此，为了支持多种工具，晶圆厂需要投资于创建和维护多个PCell库。

直到最近，大多数公共PDK中都没有包含电路设计者可以用来模拟更大电路性能的器件模型。通常，一些基本性能参数（例如耦合器的插入损耗、光电探测器的响应性和暗电流）的数据会在规格表或文档中提供，留给设计者使用他们偏好的仿真工具来实现模型。这种情况正在改变，现在越来越多的PDK附带了基本组件的基本模型，至少能够捕捉到组件的理想行为。

除了晶圆厂提供的PDK外，许多设计团队还维护着自己的组件库，其中包含内部开发的设备设计。在这种情况下，设备设计师和电路设计师之间的联系更加紧密（甚至可能是同一个人），但为了保证电路正常工作，对可靠模型的需求仍然相同。每位设备设计师都需要了解并建模设备对制造工艺的敏感性。这可以通过简单的角分析或通过开发连续的模型来实现，这些模型涵盖了所有制造参数，从而使电路设计师能够进行蒙特卡洛模拟以进行产量分析。

3.7.总结：PIC设计现状

如今的PIC设计过程是一个有些脱节的过程，主要关注点在于物理布局。虽然已经采用了电子电路设计中的概念，如层次布局和PDK，但功能前端设计与物理后端设计之间的脱节使得这一过程变得复杂，很难扩大电路的复杂性并验证其功能。

4、新兴电路设计流程

光子集成电路经历了与电子集成电路类似的演变。将多种功能集成到半导体基板上，以及单个电路中集成的组件数量稳步增加，是这两种类型集成电路的共同特征。在电子领域，由于基本构建模块较少，即使在电子集成电路问世之前，电路导向的设计方法就已经开始应用。随着电路复杂性的增加和新芯片开发成本的上升，设计技术和软件工具得到了改进，以确保设计师能够首次就成功。正如硅光子学利用了CMOS电子制造技术一样，光子设计自动化（PDA）也在逐步采用电子设计自动化（EDA）的设计方法，并与现有的EDA工具，特别是那些用于模拟全定制集成电路设计的工具进行整合。

EDA设计流程对于模拟集成电路严格遵循第2节中概述的电路设计方法，如图3所示。基于逻辑原理图，电路被综合直至满足所需的功能规范。详细的几何结构被抽象为具有紧凑数值模型的基本模块，完整的电磁波则被信号所替代。这被称为前端设计。原理图由连接的功能块组成，这些功能块本身也可以是独立的电路，从而形成层次化的描述，使整体复杂度得以控制。

图3、基于现有EDA流程的光子设计流程。该流程分为前端（使用原理图编辑器）和后端（使用布局编辑器）。基于库的方法有助于保持原理图和布局的一致性，并允许在带出前对布局进行功能验证。

生成的电路原理图随后交给后端设计人员，他们将其转换为掩模布局，并与原始原理图进行功能对比和重新仿真。制造完成后，可以将设计和仿真结果与实际测量和测试结果进行比较，这些数据可以用于后续电路的设计。

设计流程支持设计师（或设计师团队）逐步完成一个能够准确预测制造电路功能的过程。在经验丰富的设计师手中，即使在制造过程中存在变异性的情况下，设计流程也能预测性能。软件工具管理设计过程各步骤之间的数据传递，减少错误的可能性。这使得芯片具有高产量，即制造后的工作芯片比例很高。现在引入光子电路设计中的布局驱动原理图（SDL）和布局与原理图验证（LVS）等技术，直接源自成熟的EDA流程。

也有越来越多的趋势是将光子设计直接集成到已建立的EDA工具中，这使得光子设计师能够使用与电子设计师相同的工具。然而，正如我们在第5节详细讨论的那样，光子学与电子学之间的差异使得在纯EDA工具中准确捕捉某些光子设计方面变得困难，需要通过变通方法或定制来在电子设计环境中近似实现光子学。

4.1.Schematic Capture

电路设计的第一步总是捕捉功能意图，并将其转化为电路描述，通常称为设计捕获或原理图捕获。这是设计过程中最不简单的一步，因为它往往需要大量的创造性思维。通过将系统或电路分解为子电路，并按层次组合这些子电路，可以简化这一任务。无论是电子还是光子设计工具中，都会使用原理图编辑器，在其中块由抽象符号表示，并标明其输入/输出端口。

大多数原理图编辑器具有类似于图4中所示的界面。示意图信息存储在数据库或文件中（例如EDIF文件格式），包含逻辑连接数据和图形表示。后者纯粹是为了设计者的方便，因为它不传达任何功能信息。逻辑连接信息称为网表。它可以以不同的格式表示，如EDIF、SPICE或工具专有文件格式，也可以存储在数据库中。这其中包括了构建模块及其参数的列表，以及它们所连接的网络和端口。

图4、用于定义电路的典型原理图编辑器的解剖：符号被放置和连接，既包括电气连接也包括光学连接（无论是波导的明确定义还是隐式定义）。组件可以参数化，并且可以层次化地分解为子电路。

这些模块通过信号线连接。在这种形式中，信号是瞬时传输的。这意味着引入相位或时间延迟、色散或损耗的光波导最终应该被表示为单独的构建模块。

一个好的原理图捕获工具支持设计者检测电路中的不一致问题，例如断开的端口、构建模块中的不合理参数以及错误的连接。例如，在混合光电子电路中，原理图捕获工具应能区分光信号线和电信号线，并确保无法将电气网络连接到光端口。

虽然大多数光子电路可以被构想为纯粹的逻辑图，但许多光子设计师更倾向于将电路图捕捉为更接近物理布局的形式。这在光子学中更为合理，因为其布线和封装限制更为严格。因此，一些工具提供了使用布局编辑器捕获原理图、拖放组件并用逻辑和物理波导连接它们的机会，然后可以将这些连接模拟为电路，就像在原理图编辑器中定义的一样。

4.2.电路仿真

一旦设计被表示为电路，其行为就可以进行仿真。当然，这需要所有基本构建模块（即不包含子电路的模块）都有一个紧凑的模型来描述输入端口和输出端口之间的响应。在设计电路时，快速地模拟实际电磁场会变得不切实际，就像在设备设计阶段所做的那样。在电路设计过程中，物理电磁仿真需要被更高效的紧凑模型所取代，这些模型能够捕捉设备的行为，而无需模拟详细的物理过程。

对于模拟电子学，它最接近当今的光子电路，电路仿真通常基于SPICE的一种变体，使用称为修正节点分析（MNA）的技术，该技术依赖于基尔霍夫电压和电流守恒定律。这被称为effort-flow形式。构建模块模型通常实现为SPICE子电路或Verilog-A编码模型。

其他物理领域如力学和流体力学不同，光子电路无法用力流形式来描述。光信号是沿波导传播的波动，由于反射作用，它们可以双向传播。波动以特定的波长和频率振荡，在任意时刻可以通过幅度和相位来定义。当考虑多条光路时，需要将相互作用作为相量加入，以包含光学干涉效应（相干），而不是像电子学中那样作为标量（电压或电流）。

今天，在光信号线上常见的信号表示形式是解析信号，即这是一种复数，描述了单频载波在单一波导模式/偏振上传播时的幅度和相位调制。虽然用散射波形式描述的光电路可以映射到用MNA描述的等效电路，但这并不是表示光构建模块紧凑模型的自然方式。

光信号和电子信号之间的不匹配使得很难在同一仿真环境中用它们的原始形式严格地对两者进行建模。目前有四种方法可以解决这个问题，如图5所示：

• 在光子电路模拟器中同时模拟光子学和电子学。这已经在不同的模拟器中实现，但这样做会迫使电子设计师放弃他们信任的SPICE模拟环境。此外，光子电路模拟器在模拟大型电子电路时效率较低，不一定支持用于电子构建模块和CMOS厂提供的PDK的模型。
• 在电子电路模拟器中同时模拟光子学和电子学。设计人员已经成功地在Verilog-A中实现了光子电路模型，将光子量映射到内部电子量。这种方法已经提供了一个工作环境，在该环境中可以设计和模拟混合电子-光子电路，适用于部分应用，但正如我们将在第5节和第6节讨论的那样，这种技术所能捕捉的光子现象是有限的。
• 使用独立的电子和光子电路模拟器进行分区和仿真。在这种方法中，电路被分为电气部分和光学部分，并定义了信息流（例如，从发射器到接收器）。各部分按照正确的顺序在整个时间域内进行仿真，一个分区的输出信号作为下一个分区的输入（波形交换）。该技术利用了特定模拟器的优势，但无法仿真双向操作或光子与电子部分之间存在反馈回路的电路。
• 使用独立的电子和光子电路模拟器进行协同仿真。在这种方法中，模拟器以同步方式运行（一个模拟器控制另一个），信号在模拟器之间交换和转换。这种技术已经在混合模拟/数字电路（模拟-混合信号或AMS)的电子领域得到应用，并正在为光子学开发。
  
  

电路仿真通常通过迭代过程进行，包括原理图捕获，直到电路达到预期性能。在这个阶段，引入变异性估计对于获得制造后电路的产量估计至关重要。在电子学中，这是通过角分析来实现的，即在最佳情况（快速晶体管）和最坏情况（慢速晶体管）下对电路进行仿真。在光子学中，这种快慢的概念不适用，因此需要使用更通用的蒙特卡洛模拟。

图5、电子光子协同仿真技术。a)在光学模拟器中运行电气模型。b)在电气模拟器中运行光子模型。c)依次运行电气和光学仿真并交换波形。d)混合信号协同仿真，其中光子和电气仿真同步运行，持续交换信号。

4.3.电路布局

从电路原理图到电路布局的转换标志着前端设计与后端设计之间的交接。电路布局需要一套与原理图捕获相似但仍有区别的工具集。图6展示了典型布局编辑器的示意图。布局以层次结构表示，主要对应于电路原理图中的层次结构。通过原理图驱动布局（SDL）可以显著提高设计生产力。这项技术源自模拟电子设计，在原理图中使用层次结构和连接性预先填充光子电路布局中的构建模块和指示连接线（飞线）。这使得布局设计师更容易将组件连接在一起。

图6、用于放置电路的典型布局编辑器的解剖：原理图驱动的布局工具可以预先放置原理图中的元件，自动或辅助布线工具可以布线波导和电气线路。所说明的电路与图4所示的电路相对应。

SDL也在光子学领域找到了自己的道路，但定义光学波导连接并不像绘制通常沿曼哈顿方向（即X轴或Y轴）布置的电线那样简单，后者通过锐角90°来实现方向变化。相比之下，波导应遵守最小弯曲半径和间距。为此，光子设计工具提供了促进波导创建的功能，无论是自动计算两个端口之间的形状，还是从用户绘制的简单路径生成形状。

全自动光波导连接光子组件的布线并非易事。虽然这在电子领域已司空见惯，但光子布线却因通常只有一层光波导而变得复杂，相比之下，电子领域有多种金属层可供选择。此外，现代CMOS工艺要求某些金属层仅用于X方向互连，其他则仅用于Y方向互连。这大大简化了电气互连的自动化布线。而在单层光子学中，往往没有不使用波导交叉的解决方案。因此，光子路由器应能够评估可能存在的拓扑冲突，并在必要时引入优化的波导交叉。

正如前所述，光构建模块之间的连接波导不能被视为完美。因此，它们通常在原理图中作为构建模块表示，在布局中则表示为PCell。波导PCell的布局生成应考虑最小半径的弯曲算法，并可以包含其他优化措施，例如直段的加宽。为了保持原理图和布局信息的一致性，数据不能简单地存储在一个GDSII或OASIS布局文件中。因此，参数化单元及其不同视图被存储在如OpenAccess这样的数据库中，该数据库可由设计流程中的各种工具读取，并且需要进行反注释，以便用实际的波导参数更新原理图电路。

4.4. Layout-Aware Circuit Design

光子电路的前端（原理图）和后端（布局）设计并不总是能够完全分离。由于大多数硅基光子技术只有一个互连层，布局限制通常决定了可能的电路拓扑结构。

虽然物理布局参数显然可以强烈地决定电路性能，但布局参数也会影响电路怎样连接以及可以实现哪些功能。因此，设计解决方案正在涌现，其中布局与原理图视图之间的强耦合使得设计能够快速构建互连的光子电路，同时迭代地整合来自电路布局的信息。另一种方法是在布局视图中直接定义逻辑连接，从而减少两种不同工具之间的交换。

4.5.封装设计

电路布局不仅将逻辑表示转化为物理形态，还定义了实际的光和电输入输出接口。这些接口引入了许多来自封装和表征要求的约束条件，例如光纤耦合器（无论是边缘耦合器还是垂直光栅耦合器）的方向和间距，以及用于电子引线键合或倒装芯片的焊盘（通常需要高速信号）。光和电接口的结合减少了整个电路布局的自由度。

为了支持这一点，设计工具供应商正在与封装服务提供商合作，提供带有光学耦合器和电气垫的标准定位、对准基准甚至光纤阵列的主动光对准结构的包装模板或设计框架。

4.6.验证

光子学的设计规则检查正在系统地改进，考虑了光波导的曲线特性。新的DRC算法更深入地分析设计意图。例如，离散化波导多边形的线宽与整个波导长度上的期望线宽进行比较，并报告过大的宽度变化。

第二层次的验证通过比较布局层次与原理图中的层次来检查布局的功能行为。此布局对比原理图（LVS）步骤要求从布局中提取等效电路，包括各个子电路和构建模块的参数。应验证所有模块之间的连接。良好的光连接不同于良好的电连接。虽然后者只需要金属层之间的短路，但光端口必须正确对齐（位置和角度），并且波导类型相同，以避免反射或散射。此外，LVS还应检查无意的波导交叉以及波导或组件之间的近距离，这些可能导致寄生耦合或反射。

验证物理布局与原理图匹配后，需要进行布局后仿真：1）包括原始原理图中未捕捉到的效果，如精确的波导长度；2）作为验证步骤，再次检查电路是否正确绘制。LVS工具已经可以从布局中提取逻辑电路，无论是带有注释的GDSII文件、还是使用开放访问数据库创建的布局。如果已识别的构建块具有关联性电路模型，整个电路可以被模拟并和原始的原理图设计进行比较。

4.7.工艺设计套件（PDK）和库

PDKs之所以能成功用于全定制模拟电子设计，是因为它包含了所有合格构建模块的可靠紧凑模型。这样，设计师可以确信，无论他们使用这些模块设计什么电路，都可以进行仿真，并且这种仿真能够代表最终制造的芯片。

光子PDKs正稳步向这一目标迈进，一些设计套件已经包含了用于一种或多种仿真工具的基本紧凑模型。然而，尽管这种紧凑模型的需求普遍被认可，但其纳入过程却相当缓慢，这在一定程度上可以归因于为不同工具开发模型所需的工作量巨大。

4.8.概述：新兴电路设计流程

有强烈的势头将光子电路设计流程迁移到类似于电子设计流程的模式，并将光子工具与成熟的EDA工具集成。表1展示了这些整合工作的概览。这将使定义层次化电路图并进行仿真变得更加容易，即使是在混合光子-电子电路中也是如此。诸如原理图驱动布局和辅助布线等技术显著减少了从原理图到布局转换过程中的错误几率，而验证技术则使得电路提取成为可能，从而可以按照最初的设计意图对最终设计进行验证。

5、集成光子设计流程的挑战

随着面向电路（以及基于EDA）的设计流程逐渐被采用，一些挑战变得越来越明显。这些挑战现在或即将成为限制硅光子电路复杂度扩展的瓶颈，无论是在设计流程的前端还是后端。当前的设计流程在适用性上也受到限制：由于当今的PIC市场主要由通信驱动，新兴的设计和仿真工具主要支持这些应用。然而，在传感、信号处理、光谱分析和量子信息处理等领域，有许多其他应用无法用收发器或交换矩阵的设计范式来捕捉。

对于复杂电路的缩放和新应用，我们确定了设计自动化领域的一些关键挑战：

• 捕捉变异效应以实现准确的产量预测：硅光子学对微小扰动极为敏感，这将成为大型电路设计的重要组成部分。然而，目前尚无有效的技术能够充分模拟大电路并考虑变异因素。这应该转化为光子学的设计可制造性（DFM）策略。
• 光子电路的电路和信号表示，以准确地捕捉波长依赖性、非线性效应等。这对于不满足于简单的单波长线性电路的应用是必要的，特别是在使用显著的光功率密度时。
• 建立可靠的紧凑模型，这些模型也可以与制造结构进行对比，包括实验参数提取的表征方法。这些模型应包括制造可变性。
• 光电子协同设计，类似于电子学中的模拟混合信号方法。这包括协同仿真，但也受到不同的光电子集成策略的影响。
• 光子布线：目前还没有好的解决方案来实现大型光子电路的自动布线。对于更大的电路，手动布线将变得难以解决。
  
  

5.1.产量预测

电路设计者的目的是创建一个可工作的芯片，同时考虑实际制造过程的影响。准确预测实际制造出的芯片中能够按预期运行的比例（即产量）对于成本评估至关重要。例如，在数据通信收发器中，产量分析将确定具有环形调制器的芯片中，比特错误率低于阈值的链路所占的百分比。在光子电路中，每个构建模块的响应都会与理想状态有所不同。这些非理想效应会在信号通过电路传播时累积。从器件级到电路级的变异性分析是预测芯片是否能按预期工作的重要依据。

图7、不同抽象层次的可变性：制造参数、几何参数、光学器件参数、电路特性、性能指标。

为了对光子电路的不确定性进行量化，需要在不同的抽象层次上映射可变性，如图7所示：

影响单个器件性能的因素需要了解。例如，波导的有效折射率受线宽、层厚、硅的刻蚀深度的影响，同时也受到内部应力和沉积包层在侧面和顶部的折射率的影响。而像线宽这样的参数，不仅受光刻胶厚度和光刻剂量（及其变化）等工艺参数的影响，还受到芯片位置和周围结构图案密度的影响。有些原因或变异性比其他更确定。硅光子学中的波导厚度主要由宿主晶圆决定，晶圆上的变化具有厘米尺度。线宽变化更多地取决于波导的方向和相邻的图案，并且可以在更短的长度尺度上表现出变化。

这些参数可以在芯片、晶圆和批次之间相关（图8），但这需要收集每一步制造工艺中的数据。此外，收集的数据（例如，用SEM测量的线宽）总是存在不确定性，这使分析复杂化。

图8、不同尺度的变异性：单个芯片内部、同一晶圆上的芯片之间、同一批次中的晶圆之间以及随时间推移而分布的批次之间的变异性。

需要了解器件性能的统计数据，这些数据要么是直接测量的，要么是从低级参数映射出来的。例如，有效折射率neff是直接测量的，或者从晶圆的线宽/厚度图中推导出来的。理想情况下，两者都要收集并关联起来。

器件性能无法仅用单一指标来衡量，不同的构建模块对底层制造参数的响应也各不相同。在电子学中，这种映射被简化为最佳和最差情况，即单个晶体管的“快”和“慢”性能角。快速、标称和慢速器件各自有其器件模型，可以在电路仿真器中使用。而在光子学中，无法定义如此单一的标准。虽然某些器件特性可以轻松解释为性能指标（例如波导传播损耗、光电探测器响应度），但其他指标如耦合系数或有效折射率则不具备内在的性能意义，却会显著影响电路的性能。

电路性能统计需要从功能器件统计中得出，以评估电路是否能按预期运行。在电子学中，这通过“角分析”来评估，即测试最佳情况（快速）和最坏情况（缓慢）的性能。如今，角分析正逐渐被完整的蒙特卡洛模拟所取代，在这种模拟中，使用了慢速和快速晶体管之间的性能分布。这应该考虑到电路内器件之间的相关性：距离较近的器件比相距较远的器件更可能具有相似的参数。这种知识可以用于优化需要适当匹配器件的电路设计。同样的技术也可以应用于光子学，但参数的数量可能会大得多，需要大量的蒙特卡洛迭代。

这种不同层次的映射需要在变分参数空间中连续的模型，而不仅仅是名义设计参数或性能拐点的模型。例如，需要一个连续模型，将波导的有效折射率映射到局部宽度和厚度上。这样的模型还应配备合适的参数提取测试设备和算法，以便监测和映射变化性。使用插值技术时，需要注意插值过程要保持物理特性如被动性、稳定性和因果关系。

最简单的模拟方法是使用蒙特卡洛模拟，将参数的多维概率分布（例如宽度和厚度）映射到更高层级性能指标的分布（例如波长的拒绝率）。在这种技术中，基于低层级随机选择的一组参数来模拟高层级电路。为了评估包含多个构建模块的电路性能的影响，重要的是正确捕捉蒙特卡洛模拟中参数的相关性。许多光学功能，如波长过滤，强烈依赖于组件之间参数（例如有效折射率或耦合系数）的匹配。就像在电子学中一样，芯片上距离较近的组件比相距较远的组件更有可能具有匹配的参数。

此外，组件的环境应该相似，因为局部图案密度也会影响器件参数。最近的发展已经证明了位置感知蒙特卡洛模拟，其中参数变化是作为位置相关的“虚拟晶片图”生成的。

在蒙特卡洛分析中，系统会被模拟多次（数万次）。如果模拟计算成本高昂（例如，设备的FDTD或FE，甚至是大规模电路模拟），这将需要大量的时间。为了开发适合蒙特卡洛模拟的高效紧凑模型，这些模型需要在实际参数空间内连续，并且每次蒙特卡洛迭代不再需要昂贵的设备计算。这对于电子学和光子学同样适用。新的统计方法正在涌现，可以显著减少模拟次数。在随机配置法中，从少量昂贵的模拟数据生成一个替代统计模型，捕捉低级参数的分布，从而能够在蒙特卡洛模拟中以较低的成本评估系统。

也可以将设计的参数空间扩展到一组参数，不仅捕捉名义值，还捕捉这些值分布的统计矩。在多项式混沌展开（PCE）中，系统模型被替换为更高阶的模型，其中低级参数的分布直接映射到系统性能指标的分布。这种技术已经应用于将几何参数变化映射到设备性能统计。这些技术可以使产量评估更加实用，达到可以高效评估电路对随机变化的敏感度的程度并优化电路以提高产量。

仍需付出大量努力来改进产量估计模拟，特别是将上述高效模拟技术与考虑参数相关性的必要位置依赖或距离感知方法结合起来。

5.2.可制造性设计（DFM）

即使制造技术日益进步，硅光子电路仍会受到变化的影响。深亚微米技术节点的先进电子器件也面临同样的问题。可制造性设计（DFM）是提高电路或芯片在存在缺陷和变化时产量的技术的共同点。对于光子学而言，目前尚缺乏成熟的技术来实现这一点，但我们可以确定三种设计方法以提高光子电路的鲁棒性和产量：

• 优化构建模块以实现稳健行为
• 优化电路和子电路以实现稳健行为
  
• 引入主动补偿以克服缺陷
  
  

5.2.1.器件的稳健优化

在设计光子构建块时，通常通过修改几何形状来优化性能，或者通过改变几何参数（例如，定向耦合器间隙）或使用基于伴随灵敏度分析的拓扑优化等技术来优化整体几何结构，以最大化器件的性能（例如，透射率）。

为了评估制造过程的影响，优化流程应包括制造效果。目前大多数光子仿真工具都包含了一些虚拟制造设备布局的功能，但通常不包括光刻效应。通过使用光刻模拟，可以将导致角圆化的空间低通效应纳入优化循环中，以及由光刻引起的轮廓变化。

在稳健优化中，优化算法的目标不是最大化绝对性能，而是在一个易变参数窗口内的性能。例如，当给定可变性的规格（如线宽或厚度）时，优化可以尝试调整设计参数，以最大化该可变性窗口内最差的性能。或者，设计参数可以针对制造、温度和波长的最小性能变化进行优化。从设计为等效操作或具有内置对称性的设计开始，有助于这一过程。

为了获得给定组件（例如定向耦合器）的稳健设计，通常增加设计参数的数量是有用的，这提供了更多的自由度。例如，通过改变定向耦合器波导沿传播长度的线宽和间隙，可以更好地控制相位匹配条件，从而实现更宽容或宽带的操作。这种方案的一个变体是使用亚波长光栅（SWG），利用几何形状的亚波长变化来设计结构的局部有效光学特性。亚波长光栅的大设计自由度可用于制造更高效、但也更稳健的设备。另一方面，亚波长光栅的小特征也可能给制造带来挑战。

Kriging和Stochastic Collocation等高级优化方法最初是为机械或射频（RF）设计开发的，现在正被引入光子器件设计中。这些技术提供了一个严格的框架来处理性能变化，但也有助于减少优化所需的昂贵模拟数量。

目前，光子器件几何结构的优化是一个研究较多的主题。然而，其结果通常是一个性能得到改善的构建模块，而它只是更大电路的一小部分。

5.2.2.电路的鲁棒优化

电路优化可以在两个层面上进行：1）在原理图级别选择合适的组件、参数和连接方式；2）在掩模上布局电路。第一种类型的优化非常具有挑战性，因为它需要探索一个不连续的设计空间，而且没有自动电路综合工具能够辅助设计师的创造性思维。对于某些类型的电路，如波长滤波器设计，可以利用电子技术（数字或模拟滤波器设计）的综合技术来选择滤波器阶数或拓扑结构。

一旦选择了电路组件和连接方式，优化问题就变得更加容易处理，可以使用与器件优化类似的技术来优化电路参数。这同样适用于鲁棒性优化，即优化电路参数以适应多种变化。与器件优化一样，如果参数空间有所扩展，电路可以得到更好的优化。例如，与其使用单一波导宽度的滤波延迟线，不如采用多种宽度的组合，可以使滤波器对线宽变化、温度梯度和其他效应更加鲁棒。尽管电路中所有构建模块的响应都容易受到波动的影响，但整个电路设计旨在抵消这些变化。这依赖于假设电路组件之间的变化是相似且相关的。

当然，考虑到变化的性质，不能假设完全相关。但是，可以优化电路布局，使这种相关尽可能稳健。这个器件匹配问题在模拟电子设计中也很常见，并且在布局级别上通过以下方法解决：

• 尽可能将定位器件靠近：这有助于保持层厚度和局部图案密度相似。
• 保持相同的方向：由于高端光学光刻使用的是步进扫描系统而不是步进重复系统，因此投影系统中存在小但固有的各向异性。通过将组件沿同一轴线排列，可以将不匹配最小化。
• 使用所谓的曼哈顿几何结构：沿X和Y方向排列尽可能多的器件面可以带来两个好处：在晶体硅中，这对应于晶面，可以产生更均匀的刻蚀质量。但主要优势在于，在掩模准备过程中不会产生阶梯效应。阵列波导光栅上的比较显示，相同器件沿不同方向排列时表现出非常不同的串扰，这是波导之间线宽变化不相关的直接度量。曼哈顿方向（0和90°旋转）的器件性能最佳，其次是45度角的器件。任意角度的器件性能显著下降。对于高对比度的硅波导，沿曼哈顿方向布线效果良好，因为几µm的弯曲半径使得锐利的90°弯道成为可能。在低对比度的PIC技术中，由于对小线宽变化的敏感性已经降低，大弯道带来的惩罚（占地面积、布线限制）通常超过了使用曼哈顿方向的好处。
• 控制图案密度：虽然将组件紧密堆叠通常有利于器件的均匀性，但保持芯片上均匀的图案密度同样重要。这不仅在光刻过程中提供了更均匀的散射光场，更重要的是，它能更好地控制干法刻蚀等离子体中试剂的浓度。为了保持均匀的密度，布局的最后一步之一是包含填充图案（也称为tiles, or tiling）。
  
  

图9、在完全蚀刻硅和部分蚀刻硅的工艺中，用于图案密度控制的硅波导的布局细节示例。

图9展示了一个布局示例，在该示例中，tiles图案已被在空白区域添加以控制图案密度。由于硅光子芯片包含许多工艺层，且每层都需要控制密度，因此这些tiles图案需要为每一层精心设计。然而，这只有在电路设计留有足够的空闲空间供填充物使用时才可能实现。将波导堆叠得太紧密，或使用具有大面积未图案化区域的组件（例如阶梯光栅或AWG）会使这一过程复杂化。

量化这些效应对电路性能的影响并不简单，因此优化电路布局以实现稳健行为并非易事。虽然已经可以将晶圆厚度图投影到电路布局上并预测电路产量，但影响线宽和其他工艺参数的因素尚未完全了解，因此稳健的布局在很大程度上依赖于经验和试错。

5.2.3.热效应

硅基光子器件和电路不仅对几何形状变化和材料组成敏感，还受到热效应的影响。与低对比度玻璃相比，硅和III-V材料具有更高的热光学系数。在约1550纳米波长范围内的波长滤波器中，温度变化10K会导致~1纳米的位移，这相当于~1.2太赫兹的位移。因此，温度对硅基光子电路的影响不容忽视。

图10、影响硅光子电路行为的热效应。环境的影响、激光器和驱动电子器件等“热”组件，或来自热调谐器（加热器）的串扰可以通过光子芯片上的各种路径传播。

温度变化可以有多种形式，如图10所示：

• 全局（环境）温度变化源自芯片或封装外部。对于许多应用，温度范围在0°C至80°C之间，但在汽车和航空航天领域，这一范围可能轻松翻倍。封装内的主动温度稳定可以补偿这些影响，但代价是显著增加功耗。
• 芯片内部可能存在温度梯度。这些温度梯度可能源自外部，也可能来自芯片上的其他热源。在光子电路中，最显著的产生大量废热的组件是激光器。这常常成为将激光器移出芯片的理由。
• 电子器件也会产生大量热量，这一点对于用于高速通信应用的调制器和读出光电探测器的高速电子设备尤为明显。根据电子设备的集成方式（见第5.3节），电子器件与光子器件之间的热路径可能会带来显著的挑战。
• 热效应也可以用于主动调谐，通过加入加热器。然而，产生的热量需要被散热。鉴于硅光子芯片位于硅基板上并使用金属互连，因此存在热寄生路径，从而产生热串扰。
  
  

能够捕捉光子电路尺度上的热变化和热量扩散效应对于预测电路在实际应用中的性能至关重要。这不仅需要对各个组件进行良好的热模型建模，还需要高效的热量扩散模型（例如基于热电路）。电子设计自动化工具已经集成了温度感知设计的功能，这对光子设计师非常有益。

5.2.4光子电路的电子反馈

硅光子波导对几何变化非常敏感，同时也对外部因素如温度变化很敏感。这意味着可以通过（局部）加热或冷却芯片上的元件来主动补偿这些不完美。有多种方法可以将加热器集成到硅芯片中，例如以电阻的形式。

为了调整芯片的行为，电流通过加热电阻，这会导致波导温度升高，进而产生热诱导相位偏移。这种相位偏移与温度的关系相当线性。温度升高10 K可以大致补偿1 nm的线宽或厚度偏差。

加热器的物理集成并不具有挑战性，尽管有较大的设计空间可以优化加热器的功率效率。挑战尤其在于较大电路中，控制加热器以维持芯片所需状态。这需要集成监控和控制机制。

为了监测芯片的本地操作，可以集成光电探测器。这些探测器可以是传统的光电探测器，但它们应该安装得不会引入过多的功率损耗。它们可以使用部分抽头波导，或者安装在需要最小化功率的波导上。作为替代方案，还有一些检测方案，其中监测器本身不会引入额外的功率损失，而是利用光子组件的固有损耗机制。

控制机制应将光电探测器的结果与加热器耦合。这可以通过电子设备或软件算法实现，因为热控的时间尺度通常超过10µs（热RC时间常数与波导器件的加热质量和热耗散有关）。算法并不总是简单直接的：光电探测器仅测量波导中的光功率，而没有直接测量相位或波长，尽管加热器驱动了相位。因此，如果需要，反馈回路还应包含干涉结构，以将反馈回路的相关量转换为一个或多个光功率测量值。

主动反馈补偿操作和制造变化性的示例包括用于光学滤波器和调制器的波长跟踪，或相位延迟线的匹配。

主动调谐可以为变异性问题提供灵活的解决方案，但同时也带来了新的挑战。热调谐消耗大量功率，且只能单向操作：局部加热比局部冷却容易得多。这意味着设计时应预先补偿以适应加热器，并考虑所有元件预期的平均加热量。此外，为了避免可调元件之间的热串扰，间距必须足够大。这不仅会增加电路的整体尺寸，还会加剧组件之间的不匹配。监视器和光学反馈电路也占用空间，特别是在需要外部电气触点时。电气（或软件）反馈回路应包含在设计工艺中，这需要光子学和电子学的共同设计。

5.3光电集成

硅光子学使得许多光学功能能够在芯片上集成。然而，在实际系统中，光子学需要与电子学结合。这种集成可以实现两个目的：要么光子学能够提升电子学的性能（例如，通过增加通信带宽），要么电子学能够增强光子学（例如，通过电调谐光子电路的性能）。在这两种情况下，光子和电子电路都需要整合到一个单一的电路中。

图11、不同的光电子集成方案。图12中使用彩色标签来比较这些策略对设计过程的影响。

图11展示了光子学和电子学的共集成的不同技术方法。光子功能和电子功能可以在单个芯片上结合，要么是在光子芯片上增加电子功能，要么是在电子芯片上增加光子功能。这种整体方法提供了非常紧密的集成。然而，也可以使用3D堆叠，倒装芯片、或在中介层或电路板上进行简单的并排集成等技术将单独制造的光子学和电子学结合起来。

无论光电子集成的技术实现如何，电子电路和光电路都需要设计为协同工作。这需要一种支持两个领域的集成协同设计方法。在这种协同设计中，我们可以看到与纯电子或光子设计流程相同的原理图/布局分离。

5.3.1.原理图级别的光电子协同设计

在光电子原理图协同设计中，光电路和电电路都在抽象的逻辑层面上进行设计。这些设计可以在原理图编辑器中完成。成熟的EDA工具也可以用于创建光电路原理图，但界面还应支持清晰区分光学和电气互连，并确保设计师不会无意中在这两个领域之间建立连接。

前端设计的第二个方面是光子电路与电子电路的协同仿真。正如第4.2节中详细讨论的那样，尽管电路形式化方法差异很大，但有许多方法可以将光子电路和电子电路结合到仿真中。光子-电子协同仿真已在Verilog-A中实现，光子信号以电压、电流或功率的形式表示，而电子光子链路可以端到端地进行仿真。当光子信号不太复杂时（例如单波长、线性电路），这种方法效果很好，具体将在第5.4节中详细讨论。

对于更复杂的应用，当引入多个波长或光子非线性时，需要专门的光子电路模拟器。为此，可以考虑采用协同仿真方法，在光电块（如光电探测器、激光器、调制器、调谐器）中交换状态信息。这种方法的优势类似于电子设计中的模拟-混合信号（AMS）方法，即每个领域使用最佳工具，无需在模型和信号表示的准确性或丰富性上做出妥协。通过完全协同仿真，可以捕捉到光学和电气领域的紧密交互。例如，用于调节环形调制器共振波长的电反馈回路。尽管这可能是一个相对较慢的反馈回路，但它需要监测光电探测器与环形调制器中的调谐元件之间的连续互动。更具挑战性的协同仿真则需要光子和电气领域之间高速信号的交换，例如用于减少激光器线宽的电光反馈回路。

5.3.2布局级光电子协同设计

从光子-电子逻辑电路到物理实现的转换在很大程度上取决于将电子和光子电路元件组合在一起的制造技术。不同的方法如图11所示，最直接的方法可能是单片集成（图11e)，即光子学和电子学元件并排位于同一芯片上。在这种情况下，光子学和电子元件可以采用类似的方式处理，并且可以使用传统的布局工艺。尽管如此，共集成仍然会对局部和全局图案密度施加显著的边界条件，其中光子学可能会影响电子学的性能，反之亦然。然而，紧密的集成以及两者都在同一芯片上实现的事实简化了设计过程。此外，由于距离较近，电气寄生参数也可以保持较低。

当光子学和电子学实现在不同的晶圆上时，集成策略会对两者的设计施加显著限制。首先，电气连接的数量和密度可能远低于单片集成，而电气寄生效应也会相应增加。基本上，多芯片模块、2.5D中介层（图11b)和3D堆叠（图11d)带来的所有设计后端挑战同样适用于光子-电子集成。这包括焊盘或硅通孔（TSV）的布局和放置、封装协同设计、热管理和机械管理、电光输入输出及电源传输网络。在这里，光子-电子集成可以从电子2.5D和3D集成的发展中受益，包括设计方法论的进步。

图12、根据一些性能和设计相关标准，对图11中不同的光子-电子集成策略进行评价。右侧表示更好的性能和设计的简便性，而左侧表示较差的性能或需要在设计方法方面进行重大发展的领域。

图12评估了图11中所示的集成策略，针对光子-电子电路协同设计相关的多个标准，指出了需要解决的重大挑战领域。从设计角度来看，没有明显的胜者。例如，单片共集成通过将所有组件集成在同一芯片上，明显简化了原理图驱动布局的过程，但设计规则、平面布局和热管理变得更加困难。另一方面，基于中介层的集成虽然分离了许多设计问题，但这使得使用原理图驱动布局的集成设计复杂得多。在三维堆叠或倒装芯片集成中，光子芯片与电子芯片之间的密集电气互连（如铜柱或微凸点）可能会产生电气串扰（尤其是在高频信号下），同时电子芯片的热效应也会显著影响光子性能。

5.4光信号

电路设计的核心在于能够模拟信号在电路中的传播。在电气电路中，信号以电压或电流的形式表示是明确的。然而，在光子电路中，描述电路中的信号有多种方式，根据信号的丰富程度，可以描述更多的光学现象。

使用电压或电流并不十分恰当，除非它们用于表示电磁波在约200-300太赫兹频段传播时，本征模（或多个模）的电场和磁场之间的耦合。波导中每个模式或偏振的电场和磁场的实时波形携带了完整的光子信号信息。但是，要在（SPICE）电路仿真中处理，需要飞秒（fs）时间步长，并且需要大量的信息来表示大多数有意义的应用中的信号，如数据通信，在这些应用中，时间步长~10-100ps是常见的。

为了减少信息量，电路中的光信号被简化为载波频率（或波长）附近的波导模式的时间包络调制。这种调制是复杂的（解析信号），因为它同时编码了幅度和相位，类似于射频电路的模拟。由于光学电路的响应依赖于波长，因此解析信号的响应也将依赖于频率。但是使用复杂的信号而不是真实的信号意味着电路表示也将变得复杂，这使得时域仿真更难保证稳定性、被动性和因果性。

波导可以支持多个独立引导模式，每个模式都有其传播常数，因此每个模式都需要自己的传播信号。亚微米硅光子学波导通常支持两种引导模式，即准TE偏振和准TM偏振。由于高折射率对比度，这些模式具有非常不同的特性（传播常数或有效折射率、限制等），并且这些特性还非常依赖于波长。这意味着，如果电路用于传输多个独立的波长信道（WDM），则需要将它们视为单独的信号。因此，根据电路的应用，光子波导中的信号在每个时间步长可以用几十个甚至几百个数字表示。这在图13中有所说明。如此大量的信号在标准Verilog-A模拟器中可能会迅速变得难以处理。

图13、光子信号在电路仿真方法中捕捉相关现象的要求。从上到下：光子信号线支持双向信号传输。每个信号携带幅度或功率以及相位。信号可以编码在一个载波波长上，也可以编码在多个载波上（例如用于WDM应用），或者覆盖整个频谱（用于光谱仪，或用于建模非线性现象如四波混频）。大多数波导至少支持两种模式（两种偏振），并且可以支持更多模式以实现复用。

在传输单个模式的独立信号时，应考虑波导模式的波长依赖特性。不仅模式具有色散性（即传播常数随波长变化），而且对于较长的波长，它们可能会进入截止区，或者对于较短的波长，新的导模可能会出现。在某些情况下，特定波长下的模式之间也可能发生相互作用。

可以进一步简化。在线性光子电路中，不同载波波长的信号不会相互作用，因此可以依次模拟每个单独的波长载波，前提是每个波长通道的调制带宽小于载波波长之间的间隔。对于这种顺序模拟，信号的复杂度可以减少到两个偏振方向上的幅度和相位，每个传播方向都是如此。如果波长本身也是信号的一部分，这些量可以用9个数字表示。当需要对多个波长的电路响应进行模拟时，可以独立执行模拟。

但并不总能将光子电路视为线性系统。硅基光波导具有强烈的光限制效应，这意味着光学功率密度会迅速增长到非线性效应不可忽略的程度。非线性效应不仅会导致不同波长信号之间的耦合，还会引起信号失真和谱带展宽。

尽管如今有几种强大的光子电路模拟器，并非所有模拟器都能支持超过一个载波波长。此外，信号表示也没有统一标准，这意味着不同工具之间的模型定义无法标准化。没有一种通用的光学信号表示方法（具有多种复杂度），开发一套通用模型的障碍依然很高，类似于电子学中的BSIM晶体管模型。缺乏标准化使得晶圆厂难以投资为其PDK开发模型。

5.5.简化模型和参数提取

与信号表示和光子-电子协同仿真需求并行的是，需要描述能够捕捉电路构建模块中所有相关现象的紧凑模型。鉴于电子领域没有类似于Verilog-A的标准语言，定义可以广泛使用的模型是一项挑战。

然而，即使有模型定义语言的仿真工具可用，在定义模型方程和填充参数时仍面临重大挑战。即使是简单的组件——波导，也有不同的方法来表示导模的传播，捕捉色散、传播损耗或非线性效应。尽管控制方程广为人知，但要确定给定几何形状或制造设备的实际模型参数却远非易事。

测试模型和提取参数可以通过模拟和实验来完成。这两种技术对模型施加了不同的边界条件。例如，使用特征模求解器计算波导模式的有效折射率相对容易，但直接测量芯片上波导的有效折射率则非常困难。为此，需要设计特殊的测试结构。因此，在芯片设计中包含相关的测试结构非常重要。这些结构可用于检查制造是否在规定的范围内，以及行为模型的参数是否与实际情况相符。由于硅光子器件的高指数对比度，电路行为通常与波长相关，这种色散增加了需要提取的模型参数的数量，因此需要多维拟合或优化方法。

协调设计几何与现实，以及从模拟和测量中提取的模型参数是一项相当具有挑战性的任务。这在图14中有所体现。以波导为例，通常用于设计过程中的几何形状只是现实的近似，其中诸如侧壁斜率、顶部或底部的圆角或侧壁粗糙度等缺陷会改变光学特性。实际几何形状可以从SEM横截面测量中提取，但这只能达到≈1纳米的精度。此外，界面的确切光学特性也不总是已知。因此，通过模拟制造的几何形状来提取有效折射率也会引入误差。或者，可以设计测试结构直接测量有效折射率，但在这一过程中，由于测量对准和耦合结构的变化也会产生误差。

图14、模型参数可以从仿真或测量中提取，但每种方法都会引入不准确性。仿真几何通常是对现实的近似（例如，垂直而非倾斜的侧壁），而从扫描电子显微镜或椭圆偏振光谱测量的实际几何参数也存在不确定性。当从测量中提取参数时，还存在将实际模型参数从测试电路的总响应中分离出来的难题。

绘制几何参数与模型参数之间的趋势和相关性，无论是测量的还是模拟的，都能给出最准确的结果。例如，通过有效折射率和群折射率的测量，可以提取出波导线宽和厚度的趋势。尽管侧壁角度和缺陷可能会导致提取的线宽和厚度的绝对值与实际值略有偏差，但这些趋势将是可靠的，并可作为输入变异性分析、性能监测和模型改进。

5.6光布线

波导的曲线特性也影响了芯片上光电路的布线。电气电路通常沿曼哈顿方向连接，金属线允许形成急转弯。此外，大多数电子集成电路技术允许多层金属通过过孔互连。在复杂的电路中，手动布局的布线问题变得难以解决，而自动布线工具则优化了不同金属层上的众多连接。

在光子学中，波导的布线是一个挑战。首先，波导无法进行急转弯。即使是在高对比度的硅条波导中，弯道的半径也应为几微米。而在低对比度系统中，如氮化硅或硅脊波导，弯道半径则增长到数十甚至上百微米。这些较大的弯道半径使得曼哈顿式的布线变得不切实际或不可能，而光子电路通常需要任意角度的平滑弯曲连接。由于弯道尺寸较大且角度自由度高，解决多个波导的布线约束问题变得更加困难。

光子布线的第二个重要限制是缺乏多层布线。尽管已经有一些光学通孔的演示，但制造多层光子电路仍然不切实际。这意味着所有互连波导都需要在同一层内布线。幸运的是，通过引入波导之间的受控交叉可以解决拓扑冲突，这只会带来很小的损耗和串扰惩罚。

已经有一些多波导平面硅光子技术的演示，在这些演示中，一些拓扑约束得到了缓解。在这种架构中，布线同时变得更加容易（交叉问题减少）和更加困难（自由度增加以及管理层间转换的需要）。

布线还可能施加额外的功能约束。在某些电路中，不同的光路径需要紧密匹配。匹配传播损耗大致相当于匹配传播长度、弯曲和交叉的数量。然而，要使两个波导的实际相位延迟相匹配，则需要在亚微米尺度上进行长度匹配，同时确保波导保持紧密接触以减少变化。因此，目前的相位感知布线大多依赖手动操作或专用脚本完成。

5.7.总结：设计挑战

要实现一个与电子设计流程一样可靠的光子电路设计流程，需要解决许多重大挑战。其中最重要的挑战集中在光子紧凑模型领域：光子学的丰富性使得定义能够捕捉广泛应用中相关现象的模型并非易事。关于光子信号的本质或模型定义尚未达成共识，这增加了光子组件设计者和晶圆厂向电路设计界展示其模型的障碍，尤其是在PDK形式下。在设计流程的后端，主要挑战在于布局和布线，其中最小化位置依赖性变化的目标与电子设备的布线和集成需求相互作用。

这些设计挑战大多不是硅光子学独有的，而是与所有光子集成平台的缩放难题有关。然而，硅光子学的高对比度、对制造变化的更大敏感性以及其扩展到非常大的电路的潜力，使得这些挑战更加尖锐。

6.机会

光子集成电路设计领域有许多参与者，既有学术界的也有商业界的。社区受益于大量软件供应商的支持，这些供应商既来自光子设计自动化领域，也来自电子设计自动化领域，他们愿意合作解决特定的设计问题。但真正的标准化带来了巨大的机遇。在许多领域，标准化可以显著降低设计师和晶圆厂的门槛：

• 光子电路模型标准化。在前一节中，我们已经清楚地认识到，光子紧凑模型的广泛应用仍面临重大障碍。在不同层面（信号、模型定义语言、数据格式等）进行标准化可以显著提升电路级设计。
• 光子设计基本元素的标准化，如波导端口，应该在设计交换格式和数据库中得到原生支持，就像电子基本元素得到支持一样。
• 曲线掩模布局：虽然曲线布局也用于MEMS、射频和模拟电子器件，但光子学是第一个曲线几何形状的保真度对成功制造至关重要的领域。定义一个可以消除转换为多边形的设计流程，可能会显著提高产量。
  
  

光子学与电子设计自动化融合的一个好处是，光子学可以利用电子设计工具的标准化努力。当不同供应商的工具之间，或同一工具的不同版本之间可以交换设计信息时，这不仅提升了设计师的能力，还促进了设计知识的更大复用。在创建晶圆厂可与客户共享的PDK时，这一点也至关重要。

另一个机会出现在可编程光子电路中。如今的光子集成电路与电子领域的专用集成电路（ASIC）非常相似。然而，与电子技术的结合使得设计自配置和自校正的光子集成电路成为可能。这类电路的设计要求大不相同，实际功能的实现将在更高层次上进行编程。

6.1.电路模型标准化

正如第5节中广泛讨论的那样，目前还没有标准来定义电路模型，因此组件设计人员无法创建可在不同仿真器中被电路设计人员使用的模型。为了实现这一点，我们可以确定工具供应商可以合作的不同领域：

• 定义标准电路模型接口：如何表示波导端口和模式？信号类型有哪些（见第5.4节），模型如何支持这些信号？定义此类接口并不需要预先标准化所有细节；可以先支持一个初始子集，厂商特定的信息始终可以作为元数据添加。
• 通用模型和数据格式：大多数电路仿真器支持某种形式的通用模型。例如，在频域中，波长依赖的S参数可以描述任何线性组件；而在时域中，则可以使用一组常微分方程。对于通用模型量（如S参数的OpenMatrices或Touchstone格式）的术语和存储格式达成一致，已经可以提供一个初步的模型标准化途径。
• 通用应用程序编程接口（API）用于自定义模型：如果组件设计者能够创建一个遵循标准函数调用签名的编译模型例程，该例程就可以由电路仿真器执行。目前已有通过PDAFlow基金会支持光子学布局信息和散射矩阵数据交换的努力，但这些努力尚未扩展到复杂自定义电路模型的标准接口。
• 通用模型定义语言：在电子设计中，自定义模型可以以多种方式实现，但大多数模拟器支持Verilog-A的解释。光子学没有类似的替代方案。虽然一些模拟器允许使用标准语言如Python创建自定义模型，但每个模拟器的模型语法仍然各不相同。需要的是一个丰富的模型定义语言，能够被不同的模拟器高效解析和解释，以满足大规模电路仿真的需求。
• 光子构建模块的标准模型：在电子领域，许多电路仿真器依赖于一组有限的、公认的模型来表示基本构建块：电阻器、电容器、二极管。这些模型随着时间的推移不断得到完善，例如不同系列的BSIM晶体管模型。许多电子电路仿真器都包含了这些标准模型的优化实现，只需输入参数即可执行仿真。对于光子集成电路而言，却没有这样一套模型。大多数“标准”光学系统模型与光纤系统和激光器有关，但这些模型并不完全适用于片上波导。对于许多组件，存在多个被接受的模型，但讨论主要集中在参数的选择上。例如，如何列出波导的色散？作为基线有效折射率和中心波长附近的高阶色散参数，或作为不同波长的索引列表，甚至没有就模型参数的波长或频率的使用达成一致。
  
  
  为组件设计者和晶圆厂提供一种或多种方法来定义一个可被不同电路仿真工具使用的单一紧凑模型，将大大节省构建PDK的工作量。
  
  
  
  

6.2.设计数据标准化

大多数电子设计自动化工具支持一种数据库存储形式，其中前端和后端设计的不同方面被整合在一起，这样设计师可以在流程中来回切换，同时保持数据的一致性。这种数据库可以是专有的，但已有几家设计供应商采用了开放访问标准。

光子学设计自动化在这方面仍有所不足。与电子设计重叠最多的部分，如掩模布局，使用相同的文件格式，例如GDSII和OASIS。缺点是这些文件格式不包含任何特定于光子学的信息，如波导端口，也不支持未来的需求，比如曲线几何形状。

互操作性在涉及参数化设计时变得更加困难。参数化单元需要某种形式的自动化，而这又需要一个脚本引擎来根据输入参数评估设计内容。OpenAccess数据库格式提供了一个通用接口，用于此类脚本单元。数据库格式可以包含脚本和静态布局信息、网络连接以及与电路模型的关系。现在，这种数据库格式正逐渐被光子设计工具采用。

正如已经讨论的，不是所有的光子概念都能用电子原语来表达。对于尚未被EDA标准涵盖的光子设计方面，特别是设计流程前端的部分，如信号、波导端口、模式、波长等，迫切需要制定标准。这可能需要扩展现有的文件或数据库格式，但也需要为光子特定的概念创建新的格式。我们已经讨论了需要一种能够捕捉光子电路丰富性的信号描述方法，以及对标准电路模型的需求。已有一些提案提出通过专用光子原语扩展OpenAccess标准。

这个问题同样延伸到了设计套件的创建。目前，PDK库没有统一的格式，因此晶圆厂需要为不同供应商的设计工具提供各种PDK版本。这种情况不仅限于光子学领域：即使在电子设计中，PDK格式的标准制定也仅得到了有限的支持。

6.3可重复的曲线布局

光子电路布局与电子电路布局之间的一个关键区别在于使用任意曲线特征。电子电路通常设计在矩形网格上（所谓的曼哈顿几何），并带有沿南北或东西方向运行的互连。除非频率非常高，否则电信号在直角转弯时几乎不受影响。电子布局设计中的许多步骤依赖于曼哈顿几何形状：验证设计规则如最小宽度、应用光学邻近校正如衬线以及金属互连的布线。

光子波导通常需要平滑的弯曲，因为几何形状的突变会导致光散射和背反射。因此，波导弯道应遵循平滑曲线，可以是圆形或更接近绝热形状，这种形状可以通过方程定义。有多种方法来定义这些任意曲线，如图15所示。由于标准掩模布局文件仅支持多边形，这些曲线的表示需要离散化步骤，这只能近似于原始设计意图，从而可能影响电路性能（图15c、e、f）。由于纳米尺度的敏感性，离散化的多边形不应显著偏离原始曲线。当布局生成为标准GDSII或OASIS文件时，只有多边形数据保留下来，而原始设计意图则丢失了。此外，一些硅光子技术，特别是依赖未修改CMOS技术的技术，要求布局数据遵循严格的曼哈顿定向多边形。为此，需要额外的阶梯式离散化步骤，如图15f所示。

图15、曲线形状的表示。波导形状可以表示为具有给定宽度w的路径（左），也可以表示为边界，其中形状的两侧分别独立定义（右）。a)基于方程的路径，b)分段样条基路径，c)多边形基路径，d)分段样条基边界，e)多边形基边界，f)梯形基边界。

当已知掩模文件时，将生成的多边形布局与原始设计意图进行比较变得非常重要。为此，需要将曲线拟合到多边形上。这两个步骤，即离散化和曲线拟合，各自都可能引入与设计意图的偏差。

在断裂阶段，将平面布局数据转换为光掩模（或直接电子束写入器）的写入模式，在此阶段，根据写入策略和原始数据格式，再次转换多边形数据。这能引入离散化和阶梯化。定制化的编写策略可以减少这些影响，但如今它们总是从已经是对预期设计的一种近似的多边形数据开始。高级断裂算法也可以从多边形推断出曲线形状，并以连续的方式书写形状的边缘，从而最小化离散化和阶梯化的影响。再次强调，离散化步骤和随后的曲线拟合步骤可能会引入不必要的转换误差。这对于光子晶体非常重要，因为形状和离散化对设备性能起着关键作用。

由于没有标准格式来交换曲线数据，目前的权宜之计是在设计文件的元数据中嵌入一些设计意图，或者提供包含原始曲线设计意图的附带文件（所谓的侧文件）。这些设计意图随后可用于对多边形数据进行验证（例如，检查实际线宽与预期线宽），或验证拟合到多边形上的多项式曲线。

更根本的解决方案是创建或扩展一种设计数据格式，该格式能够原生支持曲线。许多图形和CAD格式已经支持非均匀有理基样条（NURBS），这种样条使用分段高阶（通常是三阶）多项式来表示任意曲线，如图15b和d所示。这将允许光学波导的表示更加精确，同时也更加紧凑。基于样条的表示可以比多边形少10×个数据点，比阶梯逼近的多边形少100−1000×个点。然而，这可能会将问题从设计师转移到实际的芯片制造商，因为曲线需要在制造前渲染到掩模板上。除了文件格式外，还需要优化断裂和掩模写入策略。

6.4.（自）校正电路和可编程光子学

即使技术不断进步，光子电路仍会受到一些变化的影响。然而，当与电子设备、显示器和调谐元件结合时，电路中的某些缺陷可以得到补偿。例如，通过优化环路中的功率，可以将环形调制器的共振锁定在特定波长上。通过将光子学和控制电子学的这种组合视为可重用的子电路，硅光子学的整体性能可以大大提高。这些子电路应在设计阶段得到支持。光子学和电子学的共集成在其前端和后端设计中带来了自身的挑战。类似的方法已在模拟电子学中使用，其中数字反馈电路用于补偿不完美的模拟电子元件的不足。

当今的光子电路设计主要集中在实现特定应用的电路。因此，新兴的光子设计流程与模拟全定制专用集成电路（ASIC）的设计流程非常相似。这类电路通常在功耗和尺寸方面提供最佳性能，但它们需要较长的设计周期和昂贵的定制制造。这一点对于其光子对应物同样适用。

利用主动调谐和反馈回路，可以构建出性能显著优于单个组件的电路。例如，使用不完美的2×2耦合器和电光相移器，可以构建具有任意分光比的2×2耦合器。这种方法可以扩展到更大的功率分配网络或光学波长滤波器的合成。此外，通过在电路的关键位置集成监测检测器，这些子电路可以使用简单的最小化或最大化算法实现自配置。

将这种光子-电子子电路转换成可重复使用的IP模块，将是更高层次电路设计的一个重要推动因素。它还将使电路尺寸得以扩展，因为自校正元件将减少复合产率和变化性的问题。

自校正子电路的概念可以扩展到自配置或可编程光子电路。例如，由连接的可调2×2耦合器和相位移器组成的光子网络可以配置为执行一组输入和输出波导之间的任何线性操作，或者实现多种波长过滤功能。

这样的可编程光子电路实际上由光子学、电子学和软件组成，引入了光子学全新的设计范式。与其定制设计的光子芯片，通用电路可以配置以执行特定的光学功能。在这方面，它们类似于电子现场可编程门阵列。光学功能的设计现在更像是一个编程步骤，其中电路功能被转化为针对各个自配置子电路的编程策略。此类电路的综合算法和策略可能会为光子学设计IP创造一个全新的领域。

7.总结

光子集成技术，特别是硅光子学，已经迅速实现了芯片上数百到数千个光学组件的集成。然而，能够利用这种大规模集成潜在复杂性的电路设计方法才刚刚开始出现。目前的设计方法仍然基于组件设计的原则，难以扩展到更复杂的电路。来自电子设计自动化的方法正逐渐引入光子设计领域。原理图驱动的布局和验证方法减少了错误的数量，增加了首次正确设计的机会。

尽管如此，在光子电路设计能够达到当今电子设计的成熟度之前，仍需解决许多重大挑战。需要进行严格的可变性分析，以预测更大硅基光子电路的产量，其中纳米尺度的几何变化对器件响应的影响不容忽视。光子电路模型和仿真器需要包含光子构建块中的丰富物理特性，这要求在模型参数和信号表示方面做出选择。光子学与电子学的协同仿真和代码设计需要某种形式的通用标准来连接光学和电气领域。

由于光子学和电子学相互需要，因此光子学和电子学的设计流程正在融合。这为光子学设计工具供应商和研究人员创造了诸多机会，使他们能够创新，实现真正的一次性正确设计流程。